基于Quartus II的數(shù)字系統(tǒng)Verilog HDL設(shè)計實例詳解

第1章 AlteraQuartusⅡ開發(fā)流程1
1.1 QuartusⅡ軟件綜述1
1.2 設(shè)計輸入6
1.3 約束輸入7
1.4 綜合14
1.5 布局布線17
1.6 仿真21
1.7 編程與配置26
第2章 QuartusⅡ的使用31
2.1 原理圖和圖表模塊編輯31
2.2 文本編輯54
2.3 混合編輯（自底向上）69
2.4 混合編輯（自頂向下）75
第3章 第三方EDA工具的使用82
3.1 第三方EDA工具的簡介82
3.2 ModelSim仿真工具的使用83
3.2.1 仿真的簡介83
3.2.2 ModelSim的簡介86
3.2.3 使用ModelSim進(jìn)行功能仿真91
3.2.4 使用ModelSim進(jìn)行時序仿真101
3.2.5 在QuartusⅡ中調(diào)用ModelSim進(jìn)行仿真108
3.2.6 ModelSim仿真工具的高級應(yīng)用112
3.3 Synplify/SynplifyPro綜合工具的使用123
3.3.1 Synplify/SynplifyPro簡介124
3.3.2 SynplifyPro綜合流程131
3.3.3 SynplifyPro的其他綜合技巧154
第4章 門電路設(shè)計范例165
4.1 與非門電路165
4.2 或非門電路167
4.3 異或門電路168
4.4 三態(tài)門電路170
4.5 單向總線緩沖器172
4.6 雙向總線緩沖器173
4.7 使用always過程語句描述的簡單算術(shù)邏輯單元174
第5章 組合邏輯電路設(shè)計范例176
5.1 編碼器176
5.1.1 8線-3線編碼器176
5.1.2 8線-3線優(yōu)先編碼器177
5.2 譯碼器181
5.2.1 3線-8線譯碼器181
5.2.2 BCD-七段顯示譯碼器184
5.3 數(shù)據(jù)選擇器186
5.3.1 4選1數(shù)據(jù)選擇器186
5.3.2 8選1數(shù)據(jù)選擇器188
5.3.3 2選1數(shù)據(jù)選擇器190
5.4 數(shù)據(jù)分配器192
5.5 數(shù)值比較器193
5.6 加法器195
5.6.1 半加器195
5.6.2 全加器197
5.6.3 4位全加器200
5.6.4 16位加法器202
5.7 減法器203
5.7.1 半減器203
5.7.2 全減器205
5.7.3 4位全減器206
5.8 乘法器207
5.9 七人投票表決器209
第6章 觸發(fā)器設(shè)計范例211
6.1 RS觸發(fā)器211
6.2 JK觸發(fā)器212
6.3 D觸發(fā)器214
6.4 T觸發(fā)器215
第7章 時序邏輯電路設(shè)計范例217
7.1 同步計數(shù)器217
7.1.1 同步4位二進(jìn)制計數(shù)器217
7.1.2 同步二十四進(jìn)制計數(shù)器219
7.1.3 模為60的BCD碼加法計數(shù)器221
7.2 異步計數(shù)器222
7.3 減法計數(shù)器225
7.4 可逆計數(shù)器226
7.5 可變模計數(shù)器228
7.5.1 無置數(shù)端的可變模計數(shù)器228
7.5.2 有置數(shù)端的可變模計數(shù)器230
7.6 寄存器231
7.7 鎖存器233
7.8 移位寄存器235
7.8.1 雙向移位寄存器236
7.8.2 串入/串出移位寄存器237
7.8.3 串入/并出移位寄存器239
7.8.4 并入/串出移位寄存器240
7.9 順序脈沖發(fā)生器241
7.10 序列信號發(fā)生器243
7.11 分頻器244
7.11.1 偶數(shù)分頻器244
7.11.2 奇數(shù)分頻247
7.11.3 半整數(shù)分頻器252
第8章 存儲器設(shè)計范例254
8.1 只讀存儲器（ROM）254
8.2 隨機(jī)存儲器（RAM）256
8.3 堆棧258
8.4 FIFO261
第9章 數(shù)字系統(tǒng)設(shè)計范例264
9.1 跑馬燈設(shè)計264
9.2 8位數(shù)碼掃描顯示電路設(shè)計267
9.3 4×4鍵盤掃描電路設(shè)計270
9.4 數(shù)字頻率計273
9.5 乒乓游戲機(jī)276
9.6 交通控制器282
9.7 數(shù)字鐘289
9.8 自動售貨機(jī)298
9.9 出租車計費(fèi)器305
9.10 電梯控制器318
第10章 可參數(shù)化宏模塊及IP核的使用330
10.1 ROM、RAM、FIFO的使用330
10.2 乘法器、鎖相環(huán)的使用339
10.3 正弦信號發(fā)生器343
10.4 NCOIP核的使用344
第11章 基于FPGA的射頻熱療系統(tǒng)350
11.1 腫瘤熱療的生物學(xué)與物理學(xué)技術(shù)概論351
11.1.1 熱療的生物學(xué)方面351
11.1.2 熱療的物理學(xué)技術(shù)方面351
11.2 溫度場特性的仿真353
11.3 射頻熱療系統(tǒng)設(shè)計353
11.4 系統(tǒng)硬件電路設(shè)計354
11.4.1 硬件整體結(jié)構(gòu)354
11.4.2 高精度數(shù)字溫度傳感器DS18B20354
11.4.3 ACEX1K系列的FPGA器件的特點360
11.4.4 ACEX1K器件的配置電路設(shè)計361
11.4.5 電源電路363
11.4.6 驅(qū)動電路設(shè)計363
11.5 軟件實現(xiàn)366
11.5.1 系統(tǒng)軟件設(shè)計電路圖366
11.5.2 溫度測量模塊368
11.5.3 指定溫度設(shè)置模塊374
11.5.4 控制算法的選擇及設(shè)計377
11.5.5 信號調(diào)制387
11.5.6 溫度顯示模塊388
11.5.7 分頻模塊393
11.6 溫度場測量與控制的實驗394
11.6.1 實驗材料及方法394
11.6.2 實驗結(jié)果395
11.6.3 實驗結(jié)果分析398
11.7 結(jié)論399
第12章 基于FPGA的直流電動機(jī)伺服系統(tǒng)400
12.1 電動機(jī)控制發(fā)展情況400
12.2 系統(tǒng)控制原理401
12.3 算法設(shè)計402
12.4 系統(tǒng)硬件設(shè)計原理405
12.5 系統(tǒng)軟件設(shè)計原理412
12.6 系統(tǒng)調(diào)試及結(jié)果分析422
12.7 結(jié)論426
附錄ARC-EDA/SOPC實驗平臺簡介427