硅后驗證與調(diào)試

目錄
第Ⅰ部分 概 述
第1章 SoC硅后驗證的挑戰(zhàn) 2
1.1 引言 2
1.2 驗證工作 3
1.3 硅后驗證準(zhǔn)備規(guī)劃 7
1.4 硅后驗證與調(diào)試架構(gòu) 7
1.5 測試生成 9
1.6 硅后調(diào)試 10
1.7 小結(jié) 11
參考文獻(xiàn) 12
第Ⅱ部分 調(diào)試架構(gòu)
第2章 SoC測試設(shè)備：面向硅后驗證的硅前設(shè)計準(zhǔn)備 16
2.1 引言 16
2.2 硅后驗證規(guī)劃與開發(fā)生命周期 17
2.3 測試設(shè)備的早期歷史：DFT 19
2.4 跟蹤 22
2.5 數(shù)組訪問、觸發(fā)和補丁 24
2.6 調(diào)試軟件集成 26
2.7 小結(jié) 27
參考文獻(xiàn) 28
第3章 硅后驗證中的結(jié)構(gòu)化信號選擇 29
3.1 引言 29
3.2 相關(guān)工作 30
3.3 信號恢復(fù) 32
3.4 門級信號選擇（GSS） 34
3.5 基于RTL的信號選擇 39
3.6 實驗 44
3.7 小結(jié) 46
參考文獻(xiàn) 47
第4章 基于仿真的信號選擇 49
4.1 介紹 49
4.2 相關(guān)工作 50
4.3 背景與動機 51
4.4 改進(jìn)恢復(fù)能力指標(biāo) 54
4.5 基于選擇算法的設(shè)計 57
4.6 實驗結(jié)果 59
4.7 小結(jié) 64
參考文獻(xiàn) 65
第5章 混合信號選擇 66
5.1 引言 66
5.2 基礎(chǔ)知識 67
5.3 混合信號選擇算法 68
5.4 小結(jié) 73
參考文獻(xiàn) 74
第6章 基于機器學(xué)習(xí)的硅后信號選擇 75
6.1 引言 75
6.2 背景 76
6.3 探索策略 77
6.4 基于機器學(xué)習(xí)的信號選擇 79
6.5 基于特征的信號選擇 84
6.6 不同信號選擇技術(shù)的比較 88
6.7 小結(jié) 91
參考文獻(xiàn) 92
第Ⅲ部分 測試和斷言的生成
第7章 可觀測性感知的硅后測試生成 94
7.1 引言 94
7.2 可觀測性感知測試生成 96
7.3 案例研究 102
7.4 小結(jié) 103
參考文獻(xiàn) 104
第8章 片上約束隨機激勵生成 106
8.1 硅后受約束的隨機驗證 106
8.2 功能約束的表示 107
8.3 片上功能約束生成器 109
8.4 功能約束的實驗評估 111
8.5 片上驗證期間的激勵分布 114
8.6 非重疊序列的生成 115
8.7 片上激勵支持分布式控制的變體 116
8.8 支持分布式控制的解決方案實驗評估 119
8.9 小結(jié) 122
參考文獻(xiàn) 123
第9章 測試生成和用于多核內(nèi)存一致性的輕量級檢查 124
9.1 引言 124
9.2 MTraceCheck：高效的內(nèi)存一致性驗證 128
9.3 實驗評估 139
9.4 Bug注入案例研究 147
9.5 討論 149
9.6 小結(jié) 150
致謝 150
參考文獻(xiàn) 151
第10章 硅后驗證硬件斷言的選擇 154
10.1 硬件斷言 154
10.2 研究方法 155
10.3 排名算法 159
10.4 斷言綜合 163
10.5 基于FPGA 的仿真 166
10.6 結(jié)果與討論 173
10.7 小結(jié) 177
致謝 177
參考文獻(xiàn) 178
第Ⅳ部分 硅后調(diào)試
第11章 調(diào)試數(shù)據(jù)縮減技術(shù) 180
11.1 疲于奔命 180
11.2 常見的調(diào)試方法 181
11.3 運行-暫停調(diào)試的簡化方案 182
11.4 全速調(diào)試的縮減技術(shù) 188
11.5 小結(jié) 195
參考文獻(xiàn) 196
第12章 硅后故障的高級調(diào)試 197
12.1 動機與所提出的硅后方案調(diào)試流程 197
12.2 支持硅后分析與調(diào)試的基于C 語言的設(shè)計流程提案 198
12.3 在設(shè)計中引入少量可編程性 199
12.4 利用實現(xiàn)設(shè)計中的可編程性進(jìn)行硅后分析 202
12.5 實施具備可編程性的設(shè)計修正 205
12.6 當(dāng)出現(xiàn)硅后缺陷時自動調(diào)整高層次設(shè)計 208
12.7 小結(jié) 215
參考文獻(xiàn) 216
第13章 基于可滿足性求解器的硅后故障定位 217
13.1 引言 217
13.2 硅后故障定位 218
13.3 基于SAT 的故障定位實踐 222
13.4 小結(jié) 232
致謝 232
參考文獻(xiàn) 233
第14章 虛擬原型的硅后測試覆蓋率評估與分析 235
14.1 引言 235
14.2 背 景 237
14.3 硅后測試的覆蓋率評估 239
14.4 硅后測試的運行時間分析 250
14.5 相關(guān)工作 259
14.6 小結(jié) 259
參考文獻(xiàn) 261
第15章 利用調(diào)試架構(gòu)進(jìn)行硅后覆蓋率分析 262
15.1 引言 262
15.2 背 景 264
15.3 硅后功能的覆蓋率分析 265
15.4 實驗 270
15.5 小結(jié) 272
參考文獻(xiàn) 273
第V部分 案例研究
第16章 片上網(wǎng)絡(luò)驗證與調(diào)試 276
16.1 引言 276
16.2 NoC概述 277
16.3 NoC驗證與調(diào)試所面臨的*特挑戰(zhàn) 278
16.4 NoC驗證與調(diào)試方法論 283
16.5 小結(jié) 288
參考文獻(xiàn) 289
第17章 IBM POWER8處理器的硅后驗證 291
17.1 引言 291
17.2 POWER8 292
17.3 統(tǒng)一方法學(xué) 293
17.4 測試程序 295
17.5 實驗準(zhǔn)備工作 297
17.6 觸發(fā)Bug 298
17.7 檢查Bug 299
17.8 覆蓋率收斂 300
17.9 鑒別分類 302
17.10 調(diào) 試 303
17.11 成 果 305
17.12 未來挑戰(zhàn) 307
17.13 小結(jié) 307
參考文獻(xiàn) 308
第VI部分 回顧與未來方向
第18章 SoC安全與硅后調(diào)試沖突 310
18.1 引言 310
18.2 背景 310
18.3 基于掃描鏈的攻擊 312
18.4 跟蹤緩沖器攻擊 313
18.5 實驗結(jié)果 319
18.6 小結(jié) 323
參考文獻(xiàn) 324
第19章 硅后調(diào)試的未來 326
19.1 回顧 326
19.2 未來的發(fā)展方向 328
參考文獻(xiàn) 330