半導(dǎo)體存儲(chǔ)器件與電路

定　價(jià)：￥99.00

作　者：	[美] 余詩(shī)孟
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購(gòu)買這本書可以去

當(dāng)當(dāng)網(wǎng) (￥83.60)

ISBN：	9787111762645	出版時(shí)間：	2024-09-01	包裝：	平裝-膠訂
開本：	16開	頁(yè)數(shù)：		字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《半導(dǎo)體存儲(chǔ)器件與電路》對(duì)半導(dǎo)體存儲(chǔ)器技術(shù)進(jìn)行了全面綜合的介紹，覆蓋了從底層的器件及單元結(jié)構(gòu)到頂層的陣列設(shè)計(jì)，且重點(diǎn)介紹了近些年的工藝節(jié)點(diǎn)縮小趨勢(shì)和最前沿的技術(shù)。本書第1部分討論了主流的半導(dǎo)體存儲(chǔ)器技術(shù)，第2部分討論了多種新型的存儲(chǔ)器技術(shù)，這些技術(shù)都有潛力能夠改變現(xiàn)有的存儲(chǔ)層級(jí)，同時(shí)也介紹了存儲(chǔ)器技術(shù)在機(jī)器學(xué)習(xí)或深度學(xué)習(xí)中的新型應(yīng)用?！栋雽?dǎo)體存儲(chǔ)器件與電路》可作為高等院校微電子學(xué)與固體電子學(xué)、電子科學(xué)與技術(shù)、集成電路科學(xué)與工程等專業(yè)的高年級(jí)本科生和研究生的教材和參考書，也可供半導(dǎo)體和微電子領(lǐng)域的從業(yè)人員參考。

作者簡(jiǎn)介

　　余詩(shī)孟是佐治亞理工學(xué)院電子與計(jì)算機(jī)工程系教授，也是IEEE會(huì)士（Fellow）。余教授的研究興趣包括用于高能效計(jì)算系統(tǒng)的半導(dǎo)體器件和集成電路。他的研究專長(zhǎng)主要是新型非易失性存儲(chǔ)技術(shù)及相關(guān)應(yīng)用，包括在深度學(xué)習(xí)加速器、存算一體、3D集成和硬件安全等多方面的應(yīng)用。他已發(fā)表了400多篇經(jīng)同行評(píng)審的會(huì)議和期刊論文，并擁有超過30000次的Google Scholar引用，H因子為82。

圖書目錄

目　錄
譯者序
前言
致謝
作者簡(jiǎn)介
第1章　半導(dǎo)體存儲(chǔ)器技術(shù)概述
1.1　存儲(chǔ)器層次結(jié)構(gòu)介紹
1.1.1　澤級(jí)數(shù)據(jù)爆炸
1.1.2　存儲(chǔ)子系統(tǒng)中的存儲(chǔ)器層次結(jié)構(gòu)
1.2　半導(dǎo)體存儲(chǔ)器產(chǎn)業(yè)
1.3　存儲(chǔ)陣列結(jié)構(gòu)介紹
1.3.1　通用存儲(chǔ)陣列結(jié)構(gòu)圖
1.3.2　存儲(chǔ)單元尺寸和等效比特面積
1.3.3　存儲(chǔ)陣列的面積效率
1.3.4　外圍電路：譯碼器、多路復(fù)用器和驅(qū)動(dòng)器
1.3.5　外圍電路：靈敏放大器
1.4　工業(yè)界的技術(shù)發(fā)展趨勢(shì)
1.4.1　摩爾定律與邏輯電路微縮趨勢(shì)
1.4.2　工藝節(jié)點(diǎn)的定義和集成密度的測(cè)量標(biāo)準(zhǔn)
1.5　邏輯晶體管的工藝演變
參考文獻(xiàn)
第2章　靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）
2.1　6T SRAM單元操作
2.1.1　SRAM陣列和6T單元
2.1.2　保持、讀取和寫入的原理
2.2　SRAM穩(wěn)定性分析
2.2.1　靜態(tài)噪聲容限
2.2.2　N曲線
2.2.3　動(dòng)態(tài)噪聲容限
2.2.4　讀與寫的輔助方案
2.3　SRAM的漏電流
2.3.1　晶體管的亞閾值電流
2.3.2　降低SRAM的漏電流
2.4　漲落和可靠性
2.4.1　晶體管本征參數(shù)波動(dòng)及其對(duì)SRAM穩(wěn)定性的影響
2.4.2　時(shí)變可靠性問題及其對(duì)SRAM穩(wěn)定性的影響
2.4.3　輻射效應(yīng)造成的軟錯(cuò)誤
2.5　SRAM版圖和微縮趨勢(shì)
2.5.1　6T單元版圖
2.5.2　SRAM微縮趨勢(shì)
2.6　基于FinFET的SRAM
2.6.1　FinFET 技術(shù)
2.6.2　FinFET時(shí)代SRAM的微縮
參考文獻(xiàn)
第3章　動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）
3.1　DRAM概述
3.1.1　DRAM子系統(tǒng)層次結(jié)構(gòu)
3.1.2　DRAM I/O接口
3.2　1T1C DRAM單元操作
3.2.1　1T1C單元的工作原理
3.2.2　電荷共享和感應(yīng)
3.2.3　DRAM的漏電流與刷新
3.3　DRAM工藝
3.3.1　溝槽電容和堆疊電容
3.3.2　DRAM陣列結(jié)構(gòu)
3.3.3　DRAM版圖
3.4　DRAM微縮趨勢(shì)
3.4.1　微縮挑戰(zhàn)
3.4.2　單元電容
3.4.3　互連線
3.4.4　單元選通晶體管
3.5　3D堆疊DRAM
3.5.1　TSV技術(shù)與異構(gòu)集成
3.5.2　高帶寬存儲(chǔ)器（HBM）
3.6　嵌入式DRAM
3.6.1　1T1C嵌入式DRAM
3.6.2　無電容嵌入式DRAM
參考文獻(xiàn)
第4章　閃存（Flash）
4.1　Flash概述
4.1.1　Flash的歷史
4.1.2　Flash的應(yīng)用場(chǎng)景
4.2　Flash的器件原理
4.2.1　浮柵晶體管的工作原理
4.2.2　浮柵晶體管的電容模型
4.2.3　浮柵晶體管的擦寫機(jī)制
4.2.4　嵌入式Flash的源端注入
4.3　Flash的陣列結(jié)構(gòu)
4.3.1　NOR陣列
4.3.2　NAND陣列
4.3.3　Flash陣列的外圍高壓電路
4.3.4　NAND Flash的編譯器
4.3.5　NOR和NAND的對(duì)比
4.4　多比特Flash單元
4.4.1　多比特Flash單元的基本原理
4.4.2　增量步進(jìn)脈沖編程（ISPP）
4.5　Flash的可靠性
4.5.1　Flash的擦寫壽命
4.5.2　Flash的保持特性
4.5.3　Flash的單元干擾
4.5.4　可靠性問題之間的折中
4.6　Flash微縮的挑戰(zhàn)
4.6.1　單元間串?dāng)_
4.6.2　電子數(shù)量減少問題
4.7　3D NAND Flash
4.7.1　電荷俘獲型晶體管的工作原理
4.7.2　低成本的3D集成方法
4.7.3　3D NAND制造中的問題
4.7.4　第一代3D NAND芯片
4.7.5　3D NAND的最新發(fā)展趨勢(shì)
參考文獻(xiàn)
第5章　新型非易失性存儲(chǔ)器
5.1　新型非易失性存儲(chǔ)器概述
5.1.1　新型非易失性存儲(chǔ)器總覽
5.1.2　1T1R陣列
5.1.3　交叉陣列和選通器
5.2　相變存儲(chǔ)器（PCM）
5.2.1　PCM器件機(jī)理
5.2.2　PCM的可靠性
5.2.3　PCM陣列集成
5.2.4　3D X-point
5.3　阻變隨機(jī)存取存儲(chǔ)器（RRAM）
5.3.1　RRAM器件機(jī)理
5.3.2　RRAM的可靠性
5.3.3　RRAM陣列集成
5.4　磁性隨機(jī)存取存儲(chǔ)器（MRAM）
5.4.1　MTJ器件機(jī)理
5.4.2　場(chǎng)轉(zhuǎn)變MRAM
5.4.3　STT-MRAM
5.4.4　SOT-MRAM
5.5　鐵電存儲(chǔ)器
5.5.1　鐵電器件機(jī)理
5.5.2　1T1C FeRAM
5.5.3　FeFET
5.6　存算一體（CIM）
5.6.1　CIM原理
5.6.2　突觸器件屬性
5.6.3　CIM原型芯片
參考文獻(xiàn)
附錄　名詞對(duì)照表