嵌入式計算系統(tǒng)設計原理（原書第5版）

定　價：￥99.00

作　者：	[美]瑪里琳·沃爾夫
出版社：	機械工業(yè)出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

當當網(wǎng) (￥74.20)

ISBN：	9787111767886	出版時間：	2025-01-01	包裝：	平裝-膠訂
開本：	16開	頁數(shù)：		字數(shù)：

內(nèi)容簡介

　　本書自第1版出版至今，記錄了20多年來嵌入式領域的技術(shù)變革，成為眾多工程師和學生的參考書。全書從組件技術(shù)的視角出發(fā)，以嵌入式系統(tǒng)的設計方法和過程為主線，涵蓋全部核心知識點并輔以示例分析，同時貫穿著對安全、性能、能耗和可靠性等關(guān)鍵問題的討論，構(gòu)建起一個完整且清晰的知識體系。第5版涉及物聯(lián)網(wǎng)、嵌入式多核等領域，引入了LoRa協(xié)議、內(nèi)存保護等新內(nèi)容，并且更新了大量經(jīng)典案例。本書適合作為計算機、電子信息、通信工程、自動化及相關(guān)專業(yè)高年級本科生和研究生的教材，也適合相關(guān)方向的工程技術(shù)人員參考。

作者簡介

　　瑪里琳·沃爾夫（Marilyn Wolf）內(nèi)布拉斯加大學林肯分校工程學教授，計算機科學與工程系主任。1984~1989年任職于貝爾實驗室；1989~2007年任職于普林斯頓大學；2007~2019年任職于佐治亞理工學院，嵌入式系統(tǒng)領域杰出講席教授，GRA杰出學者。她是IEEE會士，ACM會士，IEEE計算機協(xié)會金質(zhì)核心成員。曾獲得IEEE Kirchmayer研究生教學獎、IEEE計算機協(xié)會Goode紀念獎、ASEE Frederick Emmons Terman獎、IEEE電路與系統(tǒng)協(xié)會教育獎。她的研究方向包括信息物理系統(tǒng)、物聯(lián)網(wǎng)、嵌入式計算、嵌入式計算機視覺和超大規(guī)模集成電路系統(tǒng)。她擁有斯坦福大學電氣工程博士學位。

圖書目錄

目　錄
譯者序
第1版序言
第5版前言
第4版前言
第3版前言
第2版前言
第1版前言
第1章　嵌入式計算1
1.1　引言1
1.2　復雜系統(tǒng)與微處理器1
1.2.1　嵌入式計算機2
1.2.2　嵌入式計算應用的特點3
1.2.3　為什么使用微處理器4
1.2.4　嵌入式計算、物聯(lián)網(wǎng)系統(tǒng)與
　　　信息物理系統(tǒng)5
1.2.5　防危性和安全性6
1.2.6　嵌入式系統(tǒng)設計的難點6
1.2.7　嵌入式計算系統(tǒng)的性能7
1.3　嵌入式系統(tǒng)設計過程8
1.3.1　需求9
1.3.2　規(guī)格說明13
1.3.3　體系結(jié)構(gòu)設計13
1.3.4　設計硬件與軟件組件15
1.3.5　系統(tǒng)集成15
1.3.6　系統(tǒng)設計的形式化方法15
1.3.7　結(jié)構(gòu)描述16
1.3.8　行為描述20
1.4　設計示例：模型火車控制器22
1.4.1　需求23
1.4.2　DCC23
1.4.3　概念性規(guī)格說明25
1.4.4　詳細規(guī)格說明27
1.4.5　經(jīng)驗總結(jié)32
1.5　本書導讀32
1.5.1　第2章：指令集33
1.5.2　第3章：CPU33
1.5.3　第4章：計算平臺33
1.5.4　第5章：程序設計與分析34
1.5.5　第6章：進程和操作系統(tǒng)34
1.5.6　第7章：系統(tǒng)設計技術(shù)35
1.5.7　第8章：物聯(lián)網(wǎng)系統(tǒng)35
1.5.8　第9章：汽車和飛機系統(tǒng)36
1.5.9　第10章：嵌入式多處理器36
1.6　總結(jié)36
擴展閱讀37
問題37
上機練習38
第2章　指令集39
2.1　引言39
2.2　預備知識39
2.2.1　計算機體系結(jié)構(gòu)分類39
2.2.2　匯編語言41
2.2.3　VLIW處理器43
2.3　ARM處理器44
2.3.1　處理器和存儲體系44
2.3.2　數(shù)據(jù)操作45
2.3.3　控制流程50
2.3.4　ARM的高級特性55
2.4　PICmicro中端微處理器系列55
2.4.1　處理器和存儲體系55
2.4.2　數(shù)據(jù)操作56
2.4.3　控制流程57
2.5　TI C55x DSP58
2.5.1　處理器和存儲體系59
2.5.2　尋址模式61
2.5.3　數(shù)據(jù)操作63
2.5.4　控制流程64
2.5.5　C語言編程指南65
2.6　TI C64x66
2.7　總結(jié)69
擴展閱讀69
問題69
上機練習70
第3章　CPU71
3.1　引言71
3.2　I/O編程71
3.2.1　I/O設備71
3.2.2　I/O原語73
3.2.3　忙等I/O74
3.2.4　中斷76
3.3　特權(quán)模式、異常和陷阱86
3.3.1　特權(quán)模式86
3.3.2　異常86
3.3.3　陷阱87
3.4　協(xié)處理器87
3.5　存儲系統(tǒng)機制88
3.5.1　高速緩存88
3.5.2　存儲管理單元和地址轉(zhuǎn)換93
3.5.3　存儲保護單元96
3.6　CPU的性能96
3.6.1　流水線技術(shù)96
3.6.2　高速緩存的性能100
3.7　CPU的功耗101
3.7.1　CMOS的功耗101
3.7.2　電源管理模式101
3.7.3　程序級電源管理103
3.8　防危性和安全性103
3.9　設計示例：數(shù)據(jù)壓縮器105
3.9.1　需求和算法105
3.9.2　規(guī)格說明107
3.9.3　程序設計108
3.9.4　測試113
3.10　總結(jié)114
擴展閱讀114
問題114
上機練習117
第4章　計算平臺118
4.1　引言118
4.2　基本的計算平臺118
4.2.1　平臺硬件組件118
4.2.2　平臺軟件組件120
4.3　CPU總線121
4.3.1　總線結(jié)構(gòu)和協(xié)議121
4.3.2　直接內(nèi)存訪問126
4.3.3　系統(tǒng)總線配置127
4.4　存儲設備和系統(tǒng)129
4.4.1　存儲系統(tǒng)體系130
4.5　I/O設備131
4.6　基于計算平臺的系統(tǒng)設計133
4.6.1　示例平臺133
4.6.2　選擇平臺135
4.6.3　知識產(chǎn)權(quán)135
4.6.4　開發(fā)環(huán)境136
4.6.5　看門狗定時器136
4.6.6　調(diào)試技術(shù)137
4.6.7　調(diào)試中的困難和挑戰(zhàn)139
4.7　嵌入式文件系統(tǒng)140
4.8　平臺級性能分析141
4.9　平臺級電源管理144
4.10　平臺安全性145
4.11　設計示例：鬧鐘146
4.11.1　需求146
4.11.2　規(guī)格說明147
4.11.3　系統(tǒng)體系結(jié)構(gòu)150
4.11.4　組件設計和測試152
4.11.5　系統(tǒng)集成和測試152
4.12　設計示例：噴氣發(fā)動機控制器152
4.12.1　操作原理和要求152
4.12.2　規(guī)格說明152
4.12.3　系統(tǒng)體系結(jié)構(gòu)153
4.12.4　組件設計153
4.12.5　系統(tǒng)集成和測試154
4.13　總結(jié)154
擴展閱讀154
問題154
上機練習156
第5章　程序設計與分析157
5.1　引言157
5.2　嵌入式程序的組件157
5.2.1　狀態(tài)機157
5.2.2　循環(huán)緩沖區(qū)和面向流的
　　　程序設計159
5.2.3　隊列與生產(chǎn)者/消費者系統(tǒng)163
5.3　程序模型165
5.3.1　數(shù)據(jù)流圖165
5.3.2　控制/數(shù)據(jù)流圖167
5.4　匯編、鏈接和加載168
5.4.1　匯編器169
5.4.2　鏈接172
5.4.3　目標代碼設計173
5.5　編譯技術(shù)174
5.5.1　編譯過程174
5.5.2　基本編譯方法175
5.5.3　編