Xilinx FPGA工程師成長(zhǎng)手記

定　價(jià)：￥69.80

作　者：	寇強(qiáng)
出版社：	清華大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購(gòu)買(mǎi)這本書(shū)可以去

當(dāng)當(dāng)網(wǎng) (￥66.30)

ISBN：	9787302666950	出版時(shí)間：	2024-08-01	包裝：	平裝-膠訂
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：		字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《Xilinx FPGA工程師成長(zhǎng)手記》以Xilinx公司的FPGA為開(kāi)發(fā)平臺(tái)，以Verilog HDL、System Verilog、VHDL和Vivado為開(kāi)發(fā)工具，詳細(xì)介紹FPGA常用接口的實(shí)現(xiàn)方法，并通過(guò)大量實(shí)例，分析FPGA實(shí)現(xiàn)過(guò)程中的具體技術(shù)細(xì)節(jié)?！禭ilinx FPGA工程師成長(zhǎng)手記》提供相關(guān)實(shí)例的源碼文件和配套教學(xué)PPT，以方便讀者學(xué)習(xí)和相關(guān)高校教學(xué)?！禭ilinx FPGA工程師成長(zhǎng)手記》共10章，分為2篇。第1篇Xilinx FPGA基礎(chǔ)知識(shí)，包括FPGA概述、FPGA的基本理論、FPGA的硬件描述語(yǔ)言和FPGA功能驗(yàn)證；第2篇Xilinx FPGA邏輯設(shè)計(jì)，包括FPGA的知識(shí)產(chǎn)權(quán)、FPGA代碼封裝、FPGA低速接口設(shè)計(jì)、FPGA高速接口設(shè)計(jì)、FPGA硬件調(diào)試和FPGA開(kāi)發(fā)技巧?！禭ilinx FPGA工程師成長(zhǎng)手記》內(nèi)容充實(shí)，實(shí)例豐富，非常適合FPGA開(kāi)發(fā)和接口設(shè)計(jì)領(lǐng)域的入門(mén)讀者閱讀，也適合硬件設(shè)計(jì)領(lǐng)域的工程師和科研人員閱讀，還適合作為相關(guān)院校電子信息等專(zhuān)業(yè)本科生和研究生的教材。

作者簡(jiǎn)介

　　寇強(qiáng)，大學(xué)畢業(yè)后一直從事基于FPGA邏輯設(shè)計(jì)的產(chǎn)品和項(xiàng)目開(kāi)發(fā)，積累了大量的經(jīng)驗(yàn)。核心能力表現(xiàn)為FPGA接口開(kāi)發(fā)、FPGA跨時(shí)鐘域問(wèn)題解決，以及時(shí)序違規(guī)處理和邏輯系統(tǒng)核心Bug排除等。熟悉Intel FPGA和Xilinx FPGA芯片開(kāi)發(fā)技術(shù)，尤其擅長(zhǎng)Xilinx FPGA邏輯設(shè)計(jì)。從事過(guò)視頻LZW無(wú)損壓縮算法開(kāi)發(fā)和列車(chē)實(shí)時(shí)以太網(wǎng)交換機(jī)時(shí)間同步機(jī)制開(kāi)發(fā)，開(kāi)發(fā)的產(chǎn)品應(yīng)用于無(wú)人機(jī)、電梯和邊緣計(jì)算等多個(gè)領(lǐng)域。申請(qǐng)了多個(gè)基于FPGA實(shí)現(xiàn)數(shù)據(jù)采集與傳輸系統(tǒng)的發(fā)明專(zhuān)利。平時(shí)樂(lè)于分享技術(shù)經(jīng)驗(yàn)。

圖書(shū)目錄

第1篇 Xilinx FPGA基礎(chǔ)知識(shí)
第1章 FPGA概述 2
1.1 什么是FPGA 2
1.2 FPGA芯片廠商 2
1.2.1 國(guó)外FPGA廠商簡(jiǎn)介 2
1.2.2 國(guó)內(nèi)FPGA廠商簡(jiǎn)介 3
1.3 FPGA的應(yīng)用領(lǐng)域 4
1.3.1 數(shù)據(jù)采集領(lǐng)域 4
1.3.2 邏輯接口領(lǐng)域 5
1.3.3 數(shù)字信號(hào)處理領(lǐng)域 5
1.3.4 其他領(lǐng)域 5
1.4 FPGA的設(shè)計(jì)流程 5
1.4.1 需求分析 6
1.4.2 設(shè)計(jì)輸入 6
1.4.3 功能仿真 7
1.4.4 邏輯綜合 7
1.4.5 布局布線 7
1.4.6 芯片編程與調(diào)試 8
1.4.7 文檔和代碼管理 8
1.5 FPGA的人才需求 9
1.6 FPGA工程師的基本技能 10
1.7 本章習(xí)題 11
第2章 FPGA的基本理論 12
2.1 FPGA時(shí)鐘 12
2.1.1 時(shí)鐘模型 12
2.1.2 時(shí)鐘抖動(dòng) 12
2.1.3 時(shí)鐘偏斜 13
2.1.4 時(shí)鐘設(shè)計(jì) 13
2.2 FPGA復(fù)位 14
2.2.1 復(fù)位的概念 14
2.2.2 復(fù)位方式 14
2.2.3 復(fù)位設(shè)計(jì) 15
2.3 FPGA時(shí)序 15
2.3.1 時(shí)序的概念 15
2.3.2 建立時(shí)間 16
2.3.3 保持時(shí)間 17
2.3.4 亞穩(wěn)態(tài) 17
2.4 FPGA異步時(shí)鐘域 17
2.4.1 異步時(shí)鐘域的概念 17
2.4.2 異步時(shí)鐘域數(shù)據(jù)轉(zhuǎn)換策略 18
2.5 FPGA約束 23
2.6 FPGA的專(zhuān)業(yè)術(shù)語(yǔ) 24
2.7 本章習(xí)題 25
第3章 FPGA的硬件描述語(yǔ)言 26
3.1 硬件描述語(yǔ)言概述 26
3.1.1 硬件描述語(yǔ)言簡(jiǎn)介 26
3.1.2 硬件描述語(yǔ)言的類(lèi)型 27
3.2 VHDL語(yǔ)法基礎(chǔ) 27
3.2.1 VHDL模塊結(jié)構(gòu) 27
3.2.2 VHDL的基本語(yǔ)法 29
3.2.3 VHDL模塊調(diào)用 29
3.3 Verilog HDL語(yǔ)法基礎(chǔ) 30
3.3.1 Verilog HDL模塊結(jié)構(gòu) 30
3.3.2 Verilog HDL的基本語(yǔ)法 31
3.3.3 Verilog HDL模塊調(diào)用 36
3.4 System Verilog語(yǔ)法基礎(chǔ) 37
3.4.1 System Verilog模塊結(jié)構(gòu) 37
3.4.2 System Verilog的基本語(yǔ)法 38
3.4.3 System Verilog模塊調(diào)用 38
3.5 FPGA設(shè)計(jì)規(guī)范及編程技巧 39
3.5.1 FPGA設(shè)計(jì)規(guī)范 39
3.5.2 FPGA設(shè)計(jì)注釋 41
3.5.3 FPGA設(shè)計(jì)技巧 41
3.6 本章習(xí)題 42
第4章 FPGA功能驗(yàn)證 43
4.1 驗(yàn)證概述 43
4.1.1 驗(yàn)證定義 43
4.1.2 驗(yàn)證計(jì)劃 44
4.1.3 驗(yàn)證方法 44
4.1.4 驗(yàn)證的作用 44
4.2 編寫(xiě)仿真激勵(lì) 45
4.2.1 編寫(xiě)測(cè)試激勵(lì)的流程 45
4.2.2 編寫(xiě)時(shí)鐘測(cè)試激勵(lì) 45
4.2.3 編寫(xiě)復(fù)位測(cè)試激勵(lì) 47
4.3 系統(tǒng)函數(shù) 48
4.3.1 常用的系統(tǒng)函數(shù) 48
4.3.2 編寫(xiě)測(cè)試激勵(lì)實(shí)例 49
4.4 驗(yàn)證軟件 51
4.4.1 仿真軟件 51
4.4.2 仿真過(guò)程 51
4.4.3 仿真實(shí)例 52
4.5 驗(yàn)證技巧 61
4.5.1 變量初始化 61
4.5.2 模塊封裝 62
4.5.3 回環(huán)測(cè)試 63
4.5.4 計(jì)數(shù)器 63
4.5.5 讀文件和寫(xiě)文件 64
4.5.6 避免出現(xiàn)藍(lán)線 65
4.6 本章習(xí)題 66
第2篇 Xilinx FPGA邏輯設(shè)計(jì)
第5章 FPGA的知識(shí)產(chǎn)權(quán) 68
5.1 MMCM IP核設(shè)計(jì) 68
5.1.1 MMCM簡(jiǎn)介 68
5.1.2 MMCM IP核定制 68
5.1.3 MMCM IP核仿真 73
5.2 FIFO IP核設(shè)計(jì) 75
5.2.1 FIFO簡(jiǎn)介 75
5.2.2 FIFO IP核定制 75
5.2.3 FIFO IP核仿真 80
5.3 RAM IP核設(shè)計(jì) 83
5.3.1 RAM簡(jiǎn)介 83
5.3.2 RAM IP核定制 83
5.3.3 RAM IP核仿真 88
5.4 Counter IP核設(shè)計(jì) 91
5.4.1 Counter簡(jiǎn)介 91
5.4.2 Counter IP核定制 91
5.4.3 Counter IP核仿真 94
5.5 本章習(xí)題 96
第6章 FPGA代碼封裝 97
6.1 IP核封裝 97
6.1.1 IP核簡(jiǎn)介 97
6.1.2 自定義IP核封裝 98
6.1.3 自定義IP核驗(yàn)證 107
6.2 網(wǎng)表封裝 108
6.2.1 網(wǎng)表簡(jiǎn)介 108
6.2.2 自定義網(wǎng)表封裝 108
6.2.3 自定義網(wǎng)表驗(yàn)證 116
6.3 本章習(xí)題 121
第7章 FPGA低速接口設(shè)計(jì) 122
7.1 SPI邏輯設(shè)計(jì) 122
7.1.1 SPI總線概述 122
7.1.2 SPI實(shí)例設(shè)計(jì) 123
7.1.3 SPI實(shí)例驗(yàn)證 126
7.1.4 SPI硬件調(diào)試 127
7.2 UART邏輯設(shè)計(jì) 128
7.2.1 UART總線概述 128
7.2.2 UART實(shí)例設(shè)計(jì) 129
7.2.3 UART實(shí)例驗(yàn)證 133
7.2.4 UART硬件調(diào)試 135
7.3 IIC邏輯設(shè)計(jì) 136
7.3.1 IIC總線概述 136
7.3.2 IIC實(shí)例設(shè)計(jì) 139
7.3.3 IIC仿真驗(yàn)證 143
7.3.4 IIC硬件調(diào)試 144
7.4 CAN邏輯設(shè)計(jì) 145
7.4.1 CAN總線概述 145
7.4.2 CAN實(shí)例設(shè)計(jì) 147
7.4.3 CAN邏輯驗(yàn)證 151
7.4.4 CAN硬件調(diào)試 153
7.5 本章習(xí)題 155
第8章 FPGA高速接口設(shè)計(jì) 156
8.1 DDR3接口設(shè)計(jì) 156
8.1.1 存儲(chǔ)器簡(jiǎn)介 156
8.1.2 DDR3 IP核簡(jiǎn)介 158
8.1.3 DDR3讀寫(xiě)功能設(shè)計(jì) 160
8.1.4 DDR3讀寫(xiě)功能邏輯仿真 172
8.1.5 DDR3讀寫(xiě)功能硬件調(diào)試 174
8.2 PCIE接口設(shè)計(jì) 182
8.2.1 PCIE簡(jiǎn)介 183
8.2.2 PCIE IP核簡(jiǎn)介 184
8.2.3 PCIE通信功能設(shè)計(jì) 185
8.2.4 PCIE通信功能仿真 191
8.2.5 PCIE接口硬件調(diào)試 195
8.3 本章習(xí)題 201
第9章 FPGA硬件調(diào)試 202
9.1 FPGA硬件調(diào)試概述 202
9.1.1 FPGA硬件調(diào)試簡(jiǎn)介 202
9.1.2 FPGA調(diào)試IP核 202
9.2 閃爍燈硬件調(diào)試 203
9.2.1 閃爍燈系統(tǒng)設(shè)計(jì) 203
9.2.2 閃爍燈程序設(shè)計(jì) 204
9.2.3 閃爍燈硬件調(diào)試 205
9.3 本章習(xí)題 219
第10章 FPGA開(kāi)發(fā)技巧 220
10.1 FPGA時(shí)鐘管理 220
10.1.1 使用時(shí)鐘IP核設(shè)計(jì)時(shí)鐘 220
10.1.2 使用硬件描述語(yǔ)言設(shè)計(jì)時(shí)鐘 222
10.1.3 使用時(shí)鐘原語(yǔ)設(shè)計(jì)時(shí)鐘 223
10.2 FPGA復(fù)位設(shè)計(jì) 225
10.2.1 使用時(shí)鐘IP核鎖存信號(hào)進(jìn)行復(fù)位 226
10.2.2 使用硬件描述語(yǔ)言進(jìn)行復(fù)位 226
10.3 FPGA時(shí)鐘域處理 227
10.3.1 使用異步FIFO處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 227
10.3.2 使用雙端口RAM處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 228
10.3.3 使用延遲法處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 230
10.3.4 使用應(yīng)答機(jī)制處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 231
10.3.5 采用格雷碼轉(zhuǎn)換處理跨時(shí)鐘域數(shù)據(jù)實(shí)例 233
10.4 FPGA通用模塊設(shè)計(jì) 236
10.4.1 接口通用模塊設(shè)計(jì) 236
10.4.2 內(nèi)部邏輯通用模塊設(shè)計(jì) 237
10.4.3 仿真通用模塊設(shè)計(jì) 237
10.4.4 調(diào)試通用模塊設(shè)計(jì) 238
10.5 FPGA開(kāi)發(fā)檢查表 238
10.5.1 FPGA需求分析 238
10.5.2 FPGA方案設(shè)計(jì) 240
10.5.3 FPGA設(shè)計(jì)輸入 240
10.5.4 FPGA功能仿真 243
10.5.5 FPGA硬件調(diào)試 244
10.6 本章習(xí)題 245
Xilinx FPGA工程師成長(zhǎng)手記
　　
目錄
　　
·XII·
　　
　　
·XI·
　　
　　
　　
　　
　　