納米集成電路FinFET器件物理與模型

定　價：￥119.00

作　者：	薩馬-K.薩哈著，丁扣寶譯
出版社：	機械工業(yè)出版社
叢編項：	集成電路科學(xué)與工程叢書
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787111694816	出版時間：	2022-03-01	包裝：	平裝
開本：	16開	頁數(shù)：	238	字?jǐn)?shù)：

內(nèi)容簡介

　　集成電路已進(jìn)入納米世代，為了應(yīng)對集成電路持續(xù)縮小面臨的挑戰(zhàn)，鰭式場效應(yīng)晶體管（FinFET）應(yīng)運而生，它是繼續(xù)縮小和制造集成電路的有效替代方案。本書講解FinFET器件電子學(xué)，介紹FinFET器件的結(jié)構(gòu)、工作原理和模型等。本書主要內(nèi)容有：主流MOSFET在22nm節(jié)點以下由于短溝道效應(yīng)所帶來的縮小限制概述；基本半導(dǎo)體電子學(xué)和pn結(jié)工作原理；多柵MOS電容器系統(tǒng)的基本結(jié)構(gòu)和工作原理；非平面CMOS工藝中的FinFET器件結(jié)構(gòu)和工藝技術(shù)；FinFET基本理論；FinFET小尺寸效應(yīng)；FinFET泄漏電流；FinFET寄生電阻和寄生電容；FinFET工藝、器件和電路設(shè)計面臨的主要挑戰(zhàn)；FinFET器件緊湊模型。本書內(nèi)容詳實，器件物理概念清晰，數(shù)學(xué)推導(dǎo)詳盡嚴(yán)謹(jǐn)。本書可作為高等院校微電子學(xué)與固體電子學(xué)、電子科學(xué)與技術(shù)、集成電路科學(xué)與工程等專業(yè)的高年級本科生和研究生的教材和參考書，也可供相關(guān)領(lǐng)域的工程技術(shù)人員參考。

作者簡介

　　薩馬·K.薩哈（Samar K.Saha）從印度Gauhati大學(xué)獲得物理學(xué)博士學(xué)位，在美國斯坦福大學(xué)獲得工程管理碩士學(xué)位。目前，他是加利福尼亞州圣塔克拉拉大學(xué)電氣工程系的兼職教授，也是Pros-picient Devices的首席研究科學(xué)家。自1984年以來，他在美國國家半導(dǎo)體、LSI邏輯、德州儀器、飛利浦半導(dǎo)體、Silicon Storage Technology、新思、DSM Solutions、Silterra USA和Su-Volta擔(dān)任各種技術(shù)和管理職位。他還曾在南伊利諾伊大學(xué)卡本代爾分校、奧本大學(xué)、內(nèi)華達(dá)大學(xué)拉斯維加斯分校以及科羅拉多大學(xué)科羅拉多泉分校擔(dān)任教員。他撰寫了100多篇研究論文。他還撰寫了一本書Compact Models for Integrated Circuit Design： Conventional Transistors and Beyond（CRC出版社，2015年）；撰寫了關(guān)于TCAD的書Technology Computer Aided Design： Simulation for VLSI MOSFET（C.K.Sarkar主編，CRC出版社，2013年）中的一章“Introduction to Technology Computer-Aided Design”；擁有12項美國專利。他的研究興趣包括納米器件和工藝體系結(jié)構(gòu)、TCAD、緊湊型建模、可再生能源器件、TCAD和研發(fā)管理。Saha博士曾擔(dān)任美國電氣電子工程師學(xué)會（IEEE）電子器件分會（EDS）2016～2017年會長，目前擔(dān)任EDS高級前任會長、J.J.Ebers獎委員會主席和EDS評審委員會主席。他是美國電氣電子工程師學(xué)會（IEEE）會士、英國工程技術(shù)學(xué)會（IET）會士、IEEEEDS杰出講師。此前，他曾擔(dān)任EDS的前任初級會長；EDS頒獎主席；EDS評審委員會成員；EDS當(dāng)選會長；EDS出版部副總裁；EDS理事會的當(dāng)選成員；IEEEQuestEDS主編；EDS George Smith和Paul Rappaport獎主席；5區(qū)和6區(qū)EDS通訊編輯；EDS緊湊模型技術(shù)委員會主席；EDS北美西部區(qū)域/分會小組委員會主席；IEEE會議出版委員會成員；IEEETAB期刊委員會成員；圣克拉拉谷舊金山EDS分會財務(wù)主管、副主席、主席。

圖書目錄

譯者序
前言
作者簡介
第1章概述
1.1 鰭式場效應(yīng)晶體管（FinFET）
1.2 集成電路制造中的MOSFET器件概況
1.2.1 納米級MOSFET縮小的挑戰(zhàn)
1.2.1.1 短溝道MOSFET中的泄漏電流
1.2.1.2 MOSFET性能波動
1.2.2 MOSFET縮小難題的物理機理
1.3 替代器件概念
1.3.1 無摻雜或輕摻雜溝道MOSFET
1.3.1.1 深耗盡溝道MOSFET
1.3.1.2 埋暈MOSFET
1.3.2 薄體場效應(yīng)晶體管
1.3.2.1 單柵超薄體場效應(yīng)晶體管
1.3.2.2 多柵場效應(yīng)晶體管
1.4 VLSI電路和系統(tǒng)中的FinFET器件
1.5 FinFET器件簡史
1.6 小結(jié)
參考文獻(xiàn)
第2章半導(dǎo)體物理基礎(chǔ)
2.1 簡介
2.2 半導(dǎo)體物理
2.2.1 能帶模型
2.2.2 載流子統(tǒng)計
2.2.3 本征半導(dǎo)體
2.2.3.1 本征載流子濃度
2.2.3.2 電子和空穴的有效質(zhì)量
2.2.4 非本征半導(dǎo)體
2.2.4.1 非本征半導(dǎo)體中的費米能級
2.2.4.2 簡并摻雜半導(dǎo)體中的費米能級
2.2.4.3 半導(dǎo)體中的靜電勢和載流子濃度
2.2.4.4 準(zhǔn)費米能級
2.2.5 半導(dǎo)體中的載流子輸運
2.2.5.1 載流子漂移：載流子在電場中的運動
2.2.5.2 載流子擴散
2.2.6 載流子的產(chǎn)生-復(fù)合
2.2.6.1 注入水平
2.2.6.2 復(fù)合過程
2.2.7 半導(dǎo)體基本方程
2.2.7.1 泊松方程
2.2.7.2 傳輸方程
2.2.7.3 連續(xù)性方程
2.3 n型和p型半導(dǎo)體接觸理論
2.3.1 pn結(jié)的基本特征
2.3.2 內(nèi)建電勢差
2.3.3 突變結(jié)
2.3.3.1 靜電學(xué)
2.3.4 外加偏壓下的pn結(jié)
2.3.4.1 單邊突變結(jié)
2.3.5 pn結(jié)上的載流子輸運
2.3.5.1 少數(shù)載流子濃度與結(jié)電勢的關(guān)系
2.3.6 pn結(jié)I-V特性
2.3.6.1 pn結(jié)泄漏電流的溫度依賴性
2.3.6.2 pn結(jié)電流方程的局限性
2.3.6.3 體電阻
2.3.6.4 結(jié)擊穿電壓
2.3.7 pn結(jié)動態(tài)特性
2.3.7.1 結(jié)電容
2.3.7.2 擴散電容
2.3.7.3 小信號電導(dǎo)
2.3.8 pn結(jié)等效電路
2.4 小結(jié)
參考文獻(xiàn)
第3章多柵金屬-氧化物-半導(dǎo)體（MOS）系統(tǒng)
3.1 簡介
3.2 平衡態(tài)下多柵MOS電容器
3.2.1 孤立的金屬、氧化物和半導(dǎo)體材料的特性
3.2.1.1 功函數(shù)
3.2.2 接觸形成MOS系統(tǒng)中的金屬、氧化物和半導(dǎo)體材料
3.2.2.1 金屬柵功函數(shù)位于硅帶隙邊緣的MOS系統(tǒng)
3.2.2.2 金屬柵功函數(shù)位于硅帶隙中央的MOS系統(tǒng)
3.2.3 氧化層電荷
3.2.3.1 界面陷阱電荷
3.2.3.2 固定氧化層電荷
3.2.3.3 氧化層陷阱電荷
3.2.3.4 可動離子電荷
3.2.4 氧化層電荷對能帶結(jié)構(gòu)的影響：平帶電壓
3.2.5 表面勢
3.3 外加偏壓下的MOS電容器
3.3.1 積累
3.3.2 耗盡
3.3.3 反型
3.4 多柵MOS電容器系統(tǒng)：數(shù)學(xué)分析
3.4.1 泊松方程
3.4.2 靜電勢和電荷分布
3.4.2.1 半導(dǎo)體中的感生電荷
3.4.2.2 表面勢公式
3.4.2.3 閾值電壓
3.4.2.4 表面勢函數(shù)
3.4.2.5 反型電荷密度的統(tǒng)一表達(dá)式
3.5 量子力學(xué)效應(yīng)
3.6 小結(jié)
參考文獻(xiàn)
第4章 FinFET器件工藝概述
4.1 簡介
4.2 FinFET制造工藝
4.3 體FinFET制造
4.3.1 起始材料
4.3.2 阱的形成
4.3.2.1 p阱的形成
4.3.2.2 n阱的形成
4.3.3 Fin圖形化：間隔層刻蝕技術(shù)
4.3.3.1 芯軸圖形化
4.3.3.2 氧化物間隔層形成
4.3.3.3 硅Fin形成
4.3.4 非傳統(tǒng)的阱形成工藝
4.3.5 柵極定義：多晶硅dummy柵形成
4.3.6 源漏延伸工藝
4.3.6.1 nFinFET源漏延伸形成
4.3.6.2 pFinFET源漏延伸形成
4.3.7 凸起源漏工藝
4.3.7.1 SiGepFinFET凸起源漏形成
4.3.7.2 SiCnFinFET凸起源漏形成
4.3.7.3 凸起源漏硅化
4.3.8 替代金屬柵形成
4.3.8.1 多晶硅dummy柵去除
4.3.8.2 高k柵介質(zhì)淀積
4.3.8.3 金屬柵形成
4.3.9 自對準(zhǔn)接觸形成
4.3.9.1 金屬化
4.4 SOI-FinFET工藝流程
4.4.1 起始材料
4.4.2 Fin圖形化：間隔層刻蝕技術(shù)
4.4.2.1 芯軸圖形化
4.4.2.2 氧化物間隔層形成
4.4.2.3 硅Fin形成
4.4.3 體硅FinFET與SOI-FinFET制造工藝比較
4.5 小結(jié)
參考文獻(xiàn)
第5章大尺寸FinFET器件工作原理
5.1 簡介
5.2 FinFET器件的基本特征
5.3 FinFET器件工作
5.4 漏極電流公式
5.4.1 靜電勢的推導(dǎo)
5.4.2 對稱DG-FinFET的連續(xù)漏極電流方程
5.4.3 對稱DG-FinFET的區(qū)域漏極電流公式
5.4.3.1 閾值電壓公式
5.4.3.2 線性區(qū)Ids方程
5.4.3.3 飽