計算機體系結構基礎（第3版）

定　價：￥79.00

作　者：	胡偉武等著
出版社：	機械工業(yè)出版社
叢編項：	計算機類專業(yè)系統(tǒng)能力培養(yǎng)系列
標　簽：	暫缺

購買這本書可以去

ISBN：	9787111691624	出版時間：	2021-12-01	包裝：	平裝
開本：	16開	頁數(shù)：	361	字數(shù)：

內容簡介

　　本書作者皆為國內從事微處理器設計的一線科研人員，針對我國“計算機體系結構”課程本土化教材欠缺的現(xiàn)狀，計劃出版一套分別面向本科、碩士、博士教育的“計算機體系結構”教材，目的是建設完整的課程體系，由淺入深地培養(yǎng)“造計算機”的人才。第3版對教材內容做了修訂和完善，在講解指令系統(tǒng)實例時，更新為使用LoongArch指令系統(tǒng)，并且進一步強調計算機軟硬件協(xié)同方面的內容。本書特色系統(tǒng)性。計算機系統(tǒng)結構研究的是“系統(tǒng)”而非“結構”，既要上知應用程序、編譯程序和操作系統(tǒng)等“天文”知識，還要下知邏輯、電路和集成電路工藝等“地理”知識，把體系結構、基礎軟件、電路和器件融會貫通，才能做好體系結構設計。基礎性。計算機體系結構千變萬化，但幾十年發(fā)展下來，沉淀下來的原理性的東西不多，作者對計算機體系結構技術進行了仔細的鑒別、分析、選擇，僅將一些內在的、本質的東西寫入教材。實踐性。計算機體系結構是實踐性很強的學科，作者強調要設計在“硅”上實現(xiàn)而非“紙”上實現(xiàn)的體系結構。

作者簡介

　　胡偉武　1991年畢業(yè)于中國科學技術大學計算機系，隨后免試進入中科院計算所直接攻讀博士學位，師從著名計算機專家夏培肅院士，1996年3月博士畢業(yè)并獲工學博士學位。現(xiàn)任中國科學院計算技術研究所研究員、博士生導師，龍芯中科技術股份有限公司董事長、龍芯CPU首席科學家。全國青聯(lián)委員，第十一屆全國人大代表，黨的十八大、十九大代表。主要研究方向為計算機系統(tǒng)結構和微處理器設計，作為總設計師成功研制多款國產(chǎn)龍芯高性能通用CPU。主持國家自然科學基金、國家863高技術研究、國家“核高基”科技重大專項、中國科學院知識創(chuàng)新工程等項目10余項。出版專著3部，在國內外期刊和會議上發(fā)表論文70多篇，申請專利62件。曾先后獲“中科院科技進步二等獎”“中科院院長獎學金特別獎”“全國首屆優(yōu)秀博士論文獎”“中國科學院第五屆優(yōu)秀青年”“中國科學院第七屆杰出青年”“全國青年五四獎章”等獎勵。

圖書目錄

目　　錄
叢書序言
推薦序
第3版自序
第2版自序
前言
第一部分　引言
第1章　引言2
　1.1　計算機體系結構的研究內容2
　　　1.1.1　一以貫之2
　　　1.1.2　什么是計算機5
　　　1.1.3　計算機的基本組成6
　1.2　衡量計算機的指標9
　　　1.2.1　計算機的性能9
　　　1.2.2　計算機的價格11
　　　1.2.3　計算機的功耗12
　1.3　計算機體系結構的發(fā)展13
　　　1.3.1　摩爾定律和工藝的發(fā)展15
　　　1.3.2　計算機應用和體系結構19
　　　1.3.3　計算機體系結構發(fā)展20
　1.4　體系結構設計的基本原則22
　　　1.4.1　平衡性22
　　　1.4.2　局部性24
　　　1.4.3　并行性24
　　　1.4.4　虛擬化25
　1.5　本章小結26
　習題26
第二部分　指令系統(tǒng)結構
第2章　指令系統(tǒng)30
　2.1　指令系統(tǒng)簡介30
　2.2　指令系統(tǒng)設計原則30
　2.3　指令系統(tǒng)發(fā)展歷程32
　　　2.3.1　指令內容的演變32
　　　2.3.2　存儲管理的演變34
　　　2.3.3　運行級別的演變36
　2.4　指令系統(tǒng)組成37
　　　2.4.1　地址空間37
　　　2.4.2　操作數(shù)39
　　　2.4.3　指令操作和編碼41
　2.5　RISC指令集比較43
　　　2.5.1　指令格式比較43
　　　2.5.2　尋址方式比較44
　　　2.5.3　公共指令功能44
　　　2.5.4　不同指令系統(tǒng)的特色46
　2.6　C語言的機器表示47
　　　2.6.1　過程調用48
　　　2.6.2　流程控制語句49
　2.7　本章小結52
　習題52
第3章　特權指令系統(tǒng)53
　3.1　特權指令系統(tǒng)簡介53
　3.2　異常與中斷56
　　　3.2.1　異常分類56
　　　3.2.2　異常處理58
　　　3.2.3　中斷60
　3.3　存儲管理62
　　　3.3.1　存儲管理的原理63
　　　3.3.2　TLB的結構和使用64
　　　3.3.3　TLB地址翻譯相關異常的處理70
　3.4　本章小結73
　習題74
第4章　軟硬件協(xié)同75
　4.1　應用程序二進制接口75
　　　4.1.1　寄存器約定76
　　　4.1.2　函數(shù)調用約定78
　　　4.1.3　進程虛擬地址空間82
　　　4.1.4　棧幀布局84
　4.2　六種常見的上下文切換場景87
　　　4.2.1　函數(shù)調用87
　　　4.2.2　異常和中斷88
　　　4.2.3　系統(tǒng)調用89
　　　4.2.4　進程91
　　　4.2.5　線程92
　　　4.2.6　虛擬機93
　　　4.2.7　六種上下文切換場景的對比94
　4.3　同步機制94
　　　4.3.1　基于互斥的同步機制95
　　　4.3.2　非阻塞的同步機制96
　4.4　本章小結97
　習題97
第三部分　計算機硬件結構
第5章　計算機組成原理和結構100
　5.1　馮·諾依曼結構100
　5.2　計算機的組成部件101
　　　5.2.1　運算器101
　　　5.2.2　控制器103
　　　5.2.3　存儲器105
　　　5.2.4　輸入/輸出設備110
　5.3　計算機系統(tǒng)硬件結構發(fā)展113
　　　5.3.1　CPU-GPU-北橋-南橋四片結構113
　　　5.3.2　CPU-北橋-南橋三片結構114
　　　5.3.3　CPU-弱北橋-南橋三片結構114
　　　5.3.4　CPU-南橋兩片結構115
　　　5.3.5　SoC單片結構116
　5.4　處理器和IO設備間的通信116
　　　5.4.1　IO寄存器尋址117
　　　5.4.2　處理器和IO設備之間的同步117
　　　5.4.3　存儲器和IO設備之間的數(shù)據(jù)傳送119
　　　5.4.4　龍芯3A3000+7A1000橋片系統(tǒng)中的CPU、GPU、DC通信120
　5.5　本章小結122
　習題122
第6章　計算機總線接口技術124
　6.1　總線概述125
　6.2　總線分類125
　6.3　片上總線126
　6.4　內存總線132
　6.5　系統(tǒng)總線139
　　　6.5.1　HyperTransport總線140
　　　6.5.2　HT包格式143
　6.6　設備總線145
　　　6.6.1　PCIE總線145
　　　6.6.2　PCIE包格式146
　6.7　本章小結147
　習題148
第7章　計算機系統(tǒng)啟動過程分析149
　7.1　處理器核初始化149
　　　7.1.1　處理器復位150
　　　7.1.2　調試接口初始化152
　　　7.1.3　TLB初始化156
　　　7.1.4　Cache初始化157
　7.2　總線接口初始化160
　　　7.2.1　內存初始化160
　　　7.2.2　IO總線初始化161
　7.3　設備的探測及驅動加載162
　7.4　多核啟動過程167
　　　7.4.1　初始化時的多核協(xié)同167
　　　7.4.2　操作系統(tǒng)啟動時的多核喚醒168
　　　7.4.3　核間同步與通信169
　7.5　本章小結170
　習題170
第四部分　CPU微結構
第8章　運算器設計172
　8.1　二進制與邏輯電路172
　　　8.1.1　計算機中數(shù)的表示172
　　　8.1.2　MOS晶體管工作原理178
　　　8.1.3　CMOS邏輯電路180
　8.2　簡單運算器設計188
　　　8.2.1　定點補碼加法器188
　　　8.2.2　減法運算實現(xiàn)193
　　　8.2.3　比較運算實現(xiàn)194
　　　8.2.4　移位器194
　8.3　定點補碼乘法器195
　　　8.3.1　補碼乘法器196
　　　8.3.2　Booth乘法器198
　　　8.3.3　華萊士樹202
　8.4　本章小結206
　習題206
第9章　指令流水線208
　9.1　單周期處理器208
　9.2　流水線處理器210
　9.3　指令相關和流水線沖突213
　　　9.3.1　數(shù)據(jù)相關引發(fā)的沖突及解決辦法214
　　　9.3.2　控制相關引發(fā)的沖突及解決辦法216
　　　9.3.3　結構相關引發(fā)的沖突及解決辦法219
　9.4　流水線與異常處理219
　9.5　提高流水線效率的技術220
　　　9.5.1　多發(fā)射數(shù)據(jù)通路220
　　　9.5.2　動態(tài)調度221
　　　9.5.3　轉移預測225
　　　9.5.4　高速緩存229
　9.6　本章小結231
　習題232
第五部分　并行處理結構
第10章　并行編程基礎236
　10.1　程序的并行行為236
　　　　10.1.1　指令級并行性236
　　　　10.1.2　數(shù)據(jù)級并行性237
　　　　10.1.3　任務級并行性237
　10.2　并行編程模型238
　　　　10.2.1　單任務數(shù)據(jù)并行模型…238
　　　　10.2.2　多任務共享存儲編程模型238
　　　　10.2.3　多任務消息傳遞編程模型239
　　　　10.2.4　共享存儲與消息傳遞編程模型的編程復雜度239
　10.3　典型并行編程環(huán)境242
　　　　10.3.1　數(shù)據(jù)并行SIMD編程242
　　　　10.3.2　POSIX編程標準244
　　　　10.3.3　OpenMP標準247
　　　　10.3.4　MPI消息傳遞編程接口253
　10.4　本章小結259
　習題259
第11章　多核處理結構260
　11.1　多核處理器的發(fā)展演化260
　11.2　多核處理器的訪存結構263
　　　　11.2.1　通用多核處理器的片上Cache結構263
　　　　11.2.2　存儲一致性模型265
　　　　11.2.3　Cache一致性協(xié)議267
　11.3　多核處理器的互連結構272
　11.4　多核處理器的同步機制278
　11.5　典型多核處理器282
　　　　11.5.1　龍芯3A5000處理器282
　　　　11.5.2　Intel SandyBridge架構…284
　　　　11.5.3　IBM Cell處理器286
　　　　11.5.4　NVIDIA GPU287
　　　　11.5.5　Tile64處理器289
　11.6　本章小結289
　習題291
第六部分　系統(tǒng)評價與性能分析
第12章　計算機系統(tǒng)評價和性能分析294
　12.1　計算機系統(tǒng)性能評價指標294
　　　　12.1.1　計算機系統(tǒng)常用性能評價指標295
　　　　12.1.2　并行系統(tǒng)的性能評價指標299
　12.2　測試程序集300
　　　　12.2.1　微基準測試程序301
　　　　12.2.2　SPEC CPU基準測試程序310
　　　　12.2.3　并行系統(tǒng)基準測試程序316
　　　　12.2.4　其他常見的基準測試程序集319
　12.3　性能分析方法320
　　　　12.3.1　分析建模的方法322
　　　　12.3.2　模擬建模的方法和模擬器322
　　　　12.3.3　性能測量的方法325
　12.4　性能測試和分析實例334
　　　　12.4.1　SPEC CPU基準測試程序的分值對比335
　　　　12.4.2　微結構相關統(tǒng)計數(shù)據(jù)338
　　　　12.4.3　基礎性能參數(shù)344
　12.5　本章小結348
　習題348
總結：什么是計算機體系結構350
參考文獻359