集成電路系統(tǒng)級(jí)封裝

第1章 系統(tǒng)集成的發(fā)展歷程\t
1．1 系統(tǒng)級(jí)封裝技術(shù)的發(fā)展\t
1．1．1 系統(tǒng)級(jí)封裝技術(shù)發(fā)展歷史\t
1．1．2 系統(tǒng)級(jí)封裝技術(shù)的開發(fā)和專利申請(qǐng)\t
1．2 系統(tǒng)級(jí)封裝的結(jié)構(gòu)與特點(diǎn)\t
1．2．1 2D封裝結(jié)構(gòu)\t
1．2．2 2．5D封裝結(jié)構(gòu)\t
1．2．3 3D封裝結(jié)構(gòu)\t
1．3 系統(tǒng)級(jí)封裝的應(yīng)用驅(qū)動(dòng)\t
1．3．1 系統(tǒng)級(jí)封裝的性能與功能\t
1．3．2 系統(tǒng)級(jí)封裝的小型化、高性價(jià)比\t
1．3．3 系統(tǒng)級(jí)封裝的可靠性\t
1．3．4 系統(tǒng)級(jí)封裝的技術(shù)發(fā)展\t
參考文獻(xiàn)\t
第2章 系統(tǒng)級(jí)封裝集成的應(yīng)用\t
2．1 系統(tǒng)級(jí)封裝在高性能處理器方面的應(yīng)用\t
2．1．1 系統(tǒng)級(jí)封裝在內(nèi)存技術(shù)中的應(yīng)用\t
2．1．2 系統(tǒng)級(jí)封裝在高性能圖像處理器與顯存技術(shù)中的應(yīng)用\t
2．1．3 系統(tǒng)級(jí)封裝在其他高性能處理芯片中的應(yīng)用\t
2．2 系統(tǒng)級(jí)封裝在無線通信模塊中的應(yīng)用\t
2．2．1 系統(tǒng)級(jí)封裝應(yīng)用于無線通信模塊的優(yōu)勢(shì)\t
2．2．2 系統(tǒng)級(jí)封裝應(yīng)用于無線通信系統(tǒng)\t
2．2．3 發(fā)展趨勢(shì)和挑戰(zhàn)\t
2．3 系統(tǒng)級(jí)封裝技術(shù)在固態(tài)硬盤方面的應(yīng)用\t
2．3．1 SSD原理\t
2．3．2 3D NAND和3D封裝集成SSD\t
2．3．3 3D集成封裝技術(shù)在SSD中的應(yīng)用實(shí)例\t
2．3．4 發(fā)展趨勢(shì)\t
2．4 系統(tǒng)級(jí)封裝在電源模塊、功率模塊中的應(yīng)用\t
2．4．1 電源模塊、功率模塊的簡介\t
2．4．2 電源、功率元器件半導(dǎo)體材料\t
2．4．3 電源模塊、功率模塊封裝結(jié)構(gòu)及關(guān)鍵技術(shù)\t
2．4．4 電源模塊、功率模塊發(fā)展趨勢(shì)\t
2．5 系統(tǒng)級(jí)封裝在MEMS中的應(yīng)用\t
2．5．1 MEMS傳感器系統(tǒng)級(jí)封裝的結(jié)構(gòu)和先進(jìn)互連技術(shù)\t
2．5．2 MEMS傳感器的系統(tǒng)級(jí)封裝實(shí)例\t
2．5．3 MEMS系統(tǒng)級(jí)封裝發(fā)展趨勢(shì)與挑戰(zhàn)\t
2．6 系統(tǒng)級(jí)封裝集成在智能手機(jī)、可穿戴設(shè)備、物聯(lián)網(wǎng)中的應(yīng)用\t
2．6．1 系統(tǒng)級(jí)封裝集成在智能手機(jī)中的應(yīng)用\t
2．6．2 系統(tǒng)級(jí)封裝集成在可穿戴設(shè)備中的應(yīng)用\t
2．6．3 系統(tǒng)級(jí)封裝集成在物聯(lián)網(wǎng)中的應(yīng)用\t
2．6．4 發(fā)展展望\t
參考文獻(xiàn)\t
第3章 系統(tǒng)級(jí)封裝的綜合設(shè)計(jì)\t
3．1 系統(tǒng)級(jí)封裝設(shè)計(jì)導(dǎo)論\t
3．2 系統(tǒng)級(jí)封裝設(shè)計(jì)概述\t
3．2．1 設(shè)計(jì)流程\t
3．2．2 封裝設(shè)計(jì)\t
3．2．3 基板設(shè)計(jì)\t
3．2．4 高密度結(jié)構(gòu)設(shè)計(jì)\t
3．2．5 可靠性設(shè)計(jì)\t
3．3 電性能的分析與優(yōu)化\t
3．3．1 傳輸線的影響分析\t
3．3．2 串?dāng)_分析與優(yōu)化\t
3．3．3 電磁干擾分析與優(yōu)化\t
3．3．4 電源完整性分析與優(yōu)化\t
3．3．5 高速系統(tǒng)板設(shè)計(jì)的分析與優(yōu)化\t
3．4 熱性能的分析與優(yōu)化設(shè)計(jì)\t
3．4．1 熱設(shè)計(jì)\t
3．4．2 散熱機(jī)理\t
3．4．3 JEDEC標(biāo)準(zhǔn)\t
3．4．4 熱仿真流程及熱仿真模型\t
3．4．5 封裝散熱分析優(yōu)化\t
3．5 機(jī)械性能的分析與優(yōu)化\t
3．5．1 材料常規(guī)機(jī)械屬性\t
3．5．2 封裝中的應(yīng)力優(yōu)化\t
參考文獻(xiàn)\t
第4章 系統(tǒng)級(jí)封裝集成基板\t
4．1 陶瓷基板\t
4．1．1 厚膜陶瓷基板\t
4．1．2 薄膜陶瓷基板\t
4．1．3 低溫共燒陶瓷基板\t
4．1．4 高溫共燒陶瓷基板\t
4．2 高密度金屬引線框架基板\t
4．2．1 金屬引線框架材料\t
4．2．2 金屬引線框架的制造工藝\t
4．2．3 高密度金屬引線框架\t
4．2．4 大功率金屬引線框架\t
4．3 高密度有機(jī)基板\t
4．3．1 有機(jī)基板材料組成\t
4．3．2 多層基板\t
4．3．3 無芯基板\t
4．3．4 超薄單層基板\t
4．3．5 埋入式基板\t
4．3．6 有機(jī)基板制造工藝\t
4．4 預(yù)包封引線互聯(lián)系統(tǒng)基板\t
4．4．1 單層MIS基板\t
4．4．2 多層MIS基板\t
4．4．3 埋入式MIS基板\t
4．4．4 MIS基板的制造工藝\t
4．5 轉(zhuǎn)接板\t
4．5．1 轉(zhuǎn)接板的主要類型及應(yīng)用\t
4．5．2 轉(zhuǎn)接板的典型工藝流程\t
4．5．3 轉(zhuǎn)接板的關(guān)鍵工藝技術(shù)\t
4．6 扇出型晶圓級(jí)封裝無基板重布線連接\t
4．6．1 簡介\t
4．6．2 結(jié)構(gòu)和材料\t
4．6．3 工藝流程及特點(diǎn)\t
4．6．4 FOWLP與有機(jī)基板封裝的性能對(duì)比\t
參考文獻(xiàn)\t
第5章 封裝集成所用芯片、元器件和材料\t
5．1 芯片\t
5．1．1 芯片的分類\t
5．1．2 芯片的封裝形式\t
5．2 無源元器件\t
5．2．1 貼片電阻\t
5．2．2 貼片電容\t
5．2．3 貼片電感\(zhòng)t
5．3 集成無源器件\t
5．3．1 表面貼裝陶瓷集成無源器件\t
5．3．2 晶圓級(jí)集成無源器件\t
5．3．3 無源元器件埋入式基板集成\t
5．4 濾波器、晶振、天線、指紋傳感器\t
5．4．1 信號(hào)濾波器\t
5．4．2 晶振\t
5．4．3 天線\t
5．4．4 指紋傳感器\t
5．5 封裝關(guān)鍵材料\t
5．5．1 裝片膠材料\t
5．5．2 凸點(diǎn)材料\t
5．5．3 引線鍵合材料\t
5．5．4 塑封料\t
5．5．5 錫焊球材料\t
參考文獻(xiàn)\t
第6章 封裝集成關(guān)鍵技術(shù)及工藝\t
6．1 表面貼裝工藝\t
6．1．1 SMT工藝\t
6．1．2 系統(tǒng)級(jí)封裝高密度貼裝工藝\t
6．1．3 SMT工藝關(guān)鍵技術(shù)\t
6．1．4 SMT設(shè)備\t
6．1．5 SMT材料\t
6．2 引線鍵合工藝\t
6．2．1 引線鍵合過程\t
6．2．2 金屬絲引線鍵合的工藝難點(diǎn)\t
6．2．3 引線鍵合的精確控制\t
6．3 倒裝工藝\t
6．3．1 倒裝工藝背景和歷史\t
6．3．2 倒裝芯片互連結(jié)構(gòu)\t
6．3．3 凸點(diǎn)下層金屬化\t
6．3．4 UBM金屬層的制備\t
6．3．5 凸點(diǎn)材料的選擇與制備\t
6．3．6 倒裝鍵合工藝\t
6．4 底部填充工藝\t
6．4．1 底部填充工藝的作用\t
6．4．2 底部填充工藝和相關(guān)主要材料\t
6．4．3 底部填充材料的關(guān)鍵性能\t
6．4．4 底部填充材料的發(fā)展趨勢(shì)\t
6．5 硅通孔工藝\t
6．5．1 硅通孔制造工藝\t
6．5．2 深反應(yīng)離子蝕刻\t
6．5．3 絕緣層沉積\t
6．5．4 擴(kuò)散阻擋層和種子黏附層的沉積\t
6．5．5 硅通孔鍍銅\t
6．6 重布線工藝\t
6．6．1 電鍍銅重布線\t
6．6．2 大馬士革重布線\t
6．6．3 金屬蒸鍍+金屬剝除重布線\t
6．7 臨時(shí)鍵合與解鍵合工藝\t
6．7．1 熱/機(jī)械滑移式臨時(shí)鍵合與解鍵合\t
6．7．2 化學(xué)浸泡式臨時(shí)鍵合與解鍵合\t
6．7．3 激光式臨時(shí)鍵合與解鍵合\t
6．8 塑封工藝\t
6．8．1 塑封前等離子清洗\t
6．8．2 塑封工藝的分類\t
6．8．3 影響塑封工藝的關(guān)鍵因素\t
6．8．4 塑封后固化烘烤\t
參考文獻(xiàn)\t
第7章 系統(tǒng)級(jí)封裝集成結(jié)構(gòu)\t
7．1 陶瓷封裝集成結(jié)構(gòu)\t
7．1．1 陶瓷封裝的類型及工藝\t
7．1．2 多腔陶瓷封裝結(jié)構(gòu)\t
7．1．3 采用不同基板的陶瓷封裝結(jié)構(gòu)\t
7．1．4 基板與外殼一體化的陶瓷封裝結(jié)構(gòu)\t
7．1．5 陶瓷封裝疊層結(jié)構(gòu)\t
7．2 多芯片堆疊封裝結(jié)構(gòu)\t
7．2．1 封裝體內(nèi)裸芯片堆疊的方案\t
7．2．2 主要相關(guān)工藝技術(shù)介紹\t
7．3 埋入式封裝結(jié)構(gòu)\t
7．3．1 埋入式基板\t
7．3．2 預(yù)包封引線互聯(lián)系統(tǒng)基板封裝結(jié)構(gòu)\t
7．4 封裝體堆疊封裝結(jié)構(gòu)\t
7．4．1 PoP封裝結(jié)構(gòu)簡介\t
7．4．2 PoP底部封裝結(jié)構(gòu)及工藝\t
7．4．3 PoP結(jié)構(gòu)的現(xiàn)狀和發(fā)展\t
7．5 雙面封裝結(jié)構(gòu)\t
7．5．1 引線鍵合雙面封裝結(jié)構(gòu)\t
7．5．2 雙面封裝流程\t
7．6 MEMS封裝結(jié)構(gòu)\t
7．6．1 MEMS產(chǎn)品\t
7．6．2 MEMS傳感器種類和應(yīng)用\t
7．6．3 MEMS傳感器封裝結(jié)構(gòu)\t
7．6．4 晶圓級(jí)芯片封裝\t
7．7 2．5D封裝結(jié)構(gòu)\t
7．7．1 2．5D硅轉(zhuǎn)接板封裝結(jié)構(gòu)\t
7．7．2 2．5D封裝的工藝流程\t
7．7．3 2．5D埋入式多芯片橋連封裝結(jié)構(gòu)\t
7．7．4 2．5D無轉(zhuǎn)接板封裝結(jié)構(gòu)\t
7．7．5 2．5D封裝技術(shù)的現(xiàn)狀和發(fā)展\t
7．8 扇出型封裝結(jié)構(gòu)\t
7．8．1 芯片朝下的扇出型系統(tǒng)級(jí)封裝\t
7．8．2 芯片朝上的扇出型系統(tǒng)級(jí)封裝\t
7．8．3 2．5D扇出型系統(tǒng)級(jí)封裝結(jié)構(gòu)\t
7．8．4 EWLB堆疊封裝結(jié)構(gòu)\t
7．8．5 集成扇出型堆疊封裝結(jié)構(gòu)\t
7．8．6 扇出型系統(tǒng)級(jí)封裝的發(fā)展趨勢(shì)\t
參考文獻(xiàn)\t
第8章 集成功能測(cè)試\t
8．1 系統(tǒng)級(jí)封裝測(cè)試\t
8．1．1 晶圓測(cè)試\t
8．1．2 封裝成品測(cè)試\t
8．1．3 可靠性測(cè)試\t
8．1．4 板級(jí)系統(tǒng)測(cè)試\t
8．1．5 系統(tǒng)級(jí)封裝成品測(cè)試流程\t
8．2 系統(tǒng)級(jí)封裝測(cè)試項(xiàng)目\t
8．2．1 系統(tǒng)級(jí)封裝通用測(cè)試項(xiàng)目\t
8．2．2 模擬電路測(cè)試項(xiàng)目\t
8．2．3 數(shù)字電路測(cè)試項(xiàng)目\t
8．2．4 射頻電路測(cè)試項(xiàng)目\t
8．2．5 混合信號(hào)電路測(cè)試項(xiàng)目\t
8．3 測(cè)試機(jī)\t
8．3．1 測(cè)試機(jī)市場\t
8．3．2 測(cè)試機(jī)結(jié)構(gòu)\t
8．3．3 測(cè)試機(jī)選型\t
8．4 系統(tǒng)級(jí)封裝測(cè)試技術(shù)要求\t
8．5 系統(tǒng)級(jí)封裝量產(chǎn)測(cè)試\t
8．6 系統(tǒng)級(jí)封裝測(cè)試的發(fā)展趨勢(shì)\t
參考文獻(xiàn)\t
第9章 可靠性與失效分析\t
9．1 系統(tǒng)級(jí)封裝可靠性\t
9．1．1 系統(tǒng)級(jí)封裝的可靠性要求\t
9．1．2 系統(tǒng)級(jí)封裝的可靠性\t
9．2 可靠性試驗(yàn)\t
9．2．1 塑封芯片短時(shí)間封裝可靠性試驗(yàn)\t
9．2．2 塑封芯片長時(shí)間封裝可靠性測(cè)試\t
9．2．3 板級(jí)可靠性加速測(cè)試\t
9．3 失效分析\t
9．3．1 熱點(diǎn)分析技術(shù)\t
9．3．2 無損探傷技術(shù)\t
9．3．3 聚焦離子束技術(shù)\t
9．3．4 剝層技術(shù)\t
9．3．5 失效分析方法與流程\t
9．3．6 其他失效分析手段\t
9．4 系統(tǒng)級(jí)封裝常見失效模式\t
9．4．1 芯片常見缺陷\t
9．4．2 多芯片封裝集成常見失效模式\t
9．4．3 多芯片堆疊封裝常見失效模式\t
9．4．4 PoP常見失效模式\t
9．4．5 MEMS封裝常見失效模式\t
9．5 系統(tǒng)級(jí)封裝典型失效案例分析\t
9．5．1 板級(jí)案例分析――焊錫橋連\t
9．5．2 板級(jí)案例分析――金屬殘留\t
9．5．3 板級(jí)案例分析――靜電釋放短路\t
9．5．4 板級(jí)案例分析――電氣過載開路\t
9．5．5 板級(jí)案例分析――焊錫流失開路\t
9．5．6 板級(jí)案例分析――元器件觸碰失效\t
9．5．7 板級(jí)案例分析――元器件錫橋連\t
9．6 系統(tǒng)級(jí)封裝可靠性持續(xù)改善\t
9．6．1 內(nèi)應(yīng)力與結(jié)合強(qiáng)度\t
9．6．2 玻璃轉(zhuǎn)換溫度\t
9．6．3 減小潛變應(yīng)力\t
參考文獻(xiàn)\t
通用術(shù)語