Verilog HDL算法與電路設(shè)計(jì)（通信和計(jì)算機(jī)網(wǎng)絡(luò)典型案例）

定　價(jià)：￥69.00

作　者：	喬廬峰，陳慶華，晉軍，續(xù)欣，趙彤編
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	電子信息前沿技術(shù)叢書
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787302568742	出版時(shí)間：	2021-05-01	包裝：	平裝
開本：	16開	頁數(shù)：	253	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書精選了通信、計(jì)算機(jī)和網(wǎng)絡(luò)領(lǐng)域9類共20余個(gè)典型電路，包括網(wǎng)絡(luò)接口、存儲(chǔ)管理、幀同步、CAM和TCAM、哈希散列查找、深度包檢測(cè)、漏桶算法、數(shù)據(jù)交換單元和SM4加解密電路，給出了每個(gè)電路的功能說明、算法原理和內(nèi)部結(jié)構(gòu)，以及完整的Verilog HDL設(shè)計(jì)代碼和仿真測(cè)試代碼。本書中的所有代碼都在FPGA開發(fā)環(huán)境上進(jìn)行了實(shí)際驗(yàn)證，可以直接應(yīng)用于讀者的設(shè)計(jì)實(shí)踐中，具有良好的參考價(jià)值。本書主要面向具有一定Verilog HDL語法基礎(chǔ)，著手進(jìn)行大規(guī)模數(shù)字系統(tǒng)設(shè)計(jì)的電子技術(shù)、計(jì)算機(jī)、通信和網(wǎng)絡(luò)領(lǐng)域的高年級(jí)本科生、研究生和已經(jīng)進(jìn)入工作崗位的工程技術(shù)人員。

作者簡(jiǎn)介

　　喬廬峰，博士，陸軍工程大學(xué)通信工程學(xué)院教授、碩士生導(dǎo)師。近20年一直從事通信、網(wǎng)絡(luò)類數(shù)字系統(tǒng)架構(gòu)和關(guān)鍵算法研究，以及核心電路設(shè)計(jì)工作，多項(xiàng)成果以FPGA和專用集成電路形式實(shí)現(xiàn)并得到實(shí)際應(yīng)用，積累了豐富的理論和工程實(shí)踐經(jīng)驗(yàn)。指導(dǎo)碩士研究生40余名，在國內(nèi)外期刊、會(huì)議發(fā)表論文50余篇，被SCI、EI檢索20余篇，出版教材10部，在電路技術(shù)方面申請(qǐng)發(fā)明專利十余項(xiàng)，獲得省部級(jí)教學(xué)成果獎(jiǎng)勵(lì)和科技進(jìn)步獎(jiǎng)勵(lì)6項(xiàng)。

圖書目錄

第1章簡(jiǎn)單以太網(wǎng)網(wǎng)卡電路
1.1 接收MAC控制器的設(shè)計(jì)
1.1.1 mac_r的MII接口
1.1.2 mac_r與后級(jí)電路的接口隊(duì)列
1.1.3 802.3 CRC-32校驗(yàn)運(yùn)算電路
1.1.4 mac_r電路設(shè)計(jì)
1.1.5 mac_r測(cè)試臺(tái)代碼設(shè)計(jì)
1.2 發(fā)送MAC控制器設(shè)計(jì)
1.2.1 mac_t的MII接口
1.2.2 mac_t電路設(shè)計(jì)
1.3 處理器接口電路設(shè)計(jì)
1.4 NIC頂層設(shè)計(jì)文件及仿真分析
第2章 LRU算法與電路實(shí)現(xiàn)
2.1 LRU電路的功能
2.1.1 LRU在Cache管理中的應(yīng)用
2.1.2 LRU電路在路由查找中的應(yīng)用
2.2 LRU算法原理
2.3 LRU電路實(shí)現(xiàn)
2.3.1 電路符號(hào)圖
2.3.2 電路狀態(tài)圖
2.4 LRU電路的仿真驗(yàn)證平臺(tái)設(shè)計(jì)
2.5 LRU電路仿真分析
2.5.1 LRU中的鏈表建立操作仿真
2.5.2 LRU中的鏈表更新操作
第3章典型幀同步電路
3.1 PDH E1幀同步電路
3.2 SDH幀同步電路
第4章 CAM和TCAM電路的設(shè)計(jì)與應(yīng)用
4.1 基于CAM的以太網(wǎng)查找電路
4.2 采用TCAM實(shí)現(xiàn)IP地址的最長(zhǎng)前綴匹配
第5章基于鏈表結(jié)構(gòu)的哈希查找技術(shù)
5.1 簡(jiǎn)介
5.1.1 哈希散列算法的基本原理
5.1.2 基于哈希鏈表的沖突解決方法
5.1.3 多桶哈希查找算法
5.1.4 哈希函數(shù)的選擇方法
5.2 基于鏈表結(jié)構(gòu)的哈希查找電路的實(shí)現(xiàn)與仿真分析
5.2.1 基于鏈表結(jié)構(gòu)的哈希查找電路的功能
5.2.2 基于鏈表結(jié)構(gòu)的哈希查找電路的實(shí)現(xiàn)
5.2.3 仿真驗(yàn)證平臺(tái)的設(shè)計(jì)
5.2.4 基于鏈表結(jié)構(gòu)的哈希查找電路的仿真分析
5.3 多桶哈希查找電路的設(shè)計(jì)與仿真分析
5.3.1 雙桶哈希查找電路的設(shè)計(jì)
5.3.2 雙桶哈希查找電路的仿真分析
第6章深度包檢測(cè)算法與電路實(shí)現(xiàn)
6.1 應(yīng)用背景
6.1.1 深度包檢測(cè)
6.1.2 正則表達(dá)式
6.2 基于硬件邏輯的DFA匹配引擎
6.2.1 電路實(shí)現(xiàn)
6.2.2 電路仿真驗(yàn)證平臺(tái)設(shè)計(jì)
6.3 面向存儲(chǔ)的DFA匹配引擎
6.3.1 電路實(shí)現(xiàn)
6.3.2 電路仿真驗(yàn)證平臺(tái)設(shè)計(jì)
第7章漏桶算法與電路實(shí)現(xiàn)
7.1 漏桶算法在網(wǎng)絡(luò)設(shè)備中的應(yīng)用
7.2 漏桶算法的電路實(shí)現(xiàn)
第8章典型數(shù)據(jù)交換單元的原理與設(shè)計(jì)
8.1 crossbar的原理與設(shè)計(jì)
8.1.1 crossbar的工作原理
8.1.2 8×8 crossbar的電路實(shí)現(xiàn)
8.2 共享緩存交換單元算法原理與電路實(shí)現(xiàn)
8.2.1 共享存儲(chǔ)交換單元的工作原理
8.2.2 共享緩存交換結(jié)構(gòu)及工作流程
8.2.3 switch_core中的自由指針隊(duì)列管理電路
8.2.4 switch_core電路的設(shè)計(jì)實(shí)現(xiàn)
第9章 SM4加／解密算法原理與電路實(shí)現(xiàn)
9.1 加／解密算法
9.1.1 加密運(yùn)算
9.1.2 解密運(yùn)算
9.2 代碼分析
9.2.1 頂層模塊
9.2.2 總控模塊
9.2.3 F函數(shù)代碼分析
9.2.4 Sbox代碼分析
9.2.5 測(cè)試驗(yàn)證
參考文獻(xiàn)