高效模擬前端集成電路

目錄
序
前言
第1章 緒論 1
1.1 主要研究進展及發(fā)展趨勢 1
1.2 本書的主要內容 3
參考文獻 4
第2章 放大器理論與電路 5
2.1 基本CMOS模擬放大器 5
2.1.1 共源放大器 5
2.1.2 共漏放大器 6
2.1.3 共柵放大器 7
2.1.4 Cascode 放大器 8
2.1.5 CMOS差分放大器 9
2.1.6 兩級CMOS運算放大器 14
2.2 高速CMOS跨導放大器 18
2.2.1 單級共源共柵OTA 18
2.2.2 多級OTA的頻率補償技術 19
2.2.3 四級高速OTA 29
2.3 CMOS可變增益放大器 35
2.3.1 VGA常見結構和工作原理 35
2.3.2 基于CMOS工藝的指數(shù)函數(shù)實現(xiàn)方法 39
2.3.3 二進制權重可配置可編程增益放大器 41
2.3.4 自動增益控制環(huán)路基礎 45
2.4 CMOS跨阻放大器理論與電路 45
2.4.1 跨阻放大器基本原理 45
2.4.2 前端跨阻放大器 47
2.4.3 后級放大器和輸出緩沖級 55
2.4.4 CMOS跨阻放大器電路實現(xiàn) 56
2.5 CMOS儀表放大器 61
2.5.1 儀表放大器簡介 61
2.5.2 低功耗、高性能CMOS儀表放大器優(yōu)化技術 64
參考文獻 72
第3章 鎖相環(huán)和片上時鐘 74
3.1 模擬鎖相環(huán)理論和電路 74
3.1.1 鎖相環(huán)基本工作原理 74
3.1.2 鑒頻鑒相器 74
3.1.3 電荷泵 75
3.1.4 環(huán)路濾波器 77
3.1.5 壓控振蕩器 78
3.1.6 分頻器 80
3.1.7 鎖相環(huán)線性模型 80
3.1.8 鎖相環(huán)的性能指標 82
3.2 延遲鎖相環(huán)理論和電路 84
3.2.1 延遲鎖相環(huán)的工作原理 85
3.2.2 延遲鎖相環(huán)的小信號模型分析 85
3.2.3 延遲鎖相環(huán)的鎖定范圍 86
3.2.4 DLL的相位噪聲分析 87
3.2.5 DLL的抖動值分析 87
3.2.6 關鍵電路模塊 88
3.3 數(shù)字鎖相環(huán)理論和電路 92
3.3.1 數(shù)字鎖相環(huán)的基本結構和原理 92
3.3.2 數(shù)字鑒相器 93
3.3.3 時間數(shù)字轉換器 95
3.3.4 數(shù)字環(huán)路濾波器 98
3.3.5 數(shù)控振蕩器 100
3.4 片上高精度時鐘電路 104
3.4.1 時鐘緩沖放大器 105
3.4.2 典型時鐘脈沖寬度調制電路結構 107
3.4.3 關鍵模塊電路 108
3.4.4 電荷泵 110
3.4.5 抖動退化放大器、壓控延遲電路和緩沖器 112
參考文獻 115
第4章 數(shù)據(jù)轉換器 116
4.1 奈奎斯特模數(shù)轉換器 116
4.1.1 流水線模數(shù)轉換器 116
4.1.2 逐次逼近型模數(shù)轉換器 118
4.1.3 流水線-逐次逼近型模數(shù)轉換器 118
4.2 CMOS電流舵數(shù)模轉換器 134
4.2.1 DAC 的分類和常用結構 134
4.2.2 16 位1GS/s 分段電流舵CMOSDAC 138
4.3 基于壓控振蕩器的新型ADC 153
4.3.1 VCO-based ADC的工作原理 153
4.3.2 VCO-SAR ADC的基本結構 156
4.3.3 VCO-SAR ADC的誤差分析 157
4.3.4 VCO-SAR ADC的關鍵電路設計 161
4.3.5 測試結果 164
4.4 噪聲整形數(shù)據(jù)轉換器 166
4.4.1 噪聲反饋到比較器輸入端的NS SAR ADC 166
4.4.2 噪聲反饋到信號輸入端的NS SAR ADC 175
4.5 Σ-Δ ADC 178
4.5.1 Σ-Δ ADC的基本結構 178
4.5.2 離散時間型Σ-Δ ADC與連續(xù)時間型Σ-Δ ADC 181
4.5.3 抽取濾波器 196
4.5.4 數(shù)字校準算法 198
參考文獻 200
第5章 高速數(shù)據(jù)接口收發(fā)機電路 203
5.1 LVDS接口電路 203
5.1.1 LVDS高速接口基本原理 203
5.1.2 LVDS接收器電路 204
5.1.3 LVDS驅動器電路 211
5.2 高速串行接口收發(fā)機 215
5.2.1 高速串行接口收發(fā)機關鍵指標 215
5.2.2 前向時鐘高速串行接口收發(fā)機結構 217
5.2.3 前向時鐘高速串行接口發(fā)射機 219
5.2.4 前向時鐘高速串行接口接收機 221
參考文獻 226
第6章 傳感器前端接口電路 227
6.1 生物前端傳感器接口電路 227
6.1.1 生理電信號特征 228
6.1.2 低功耗模擬前端接口電路架構 237
6.1.3 一款0.5V低功耗、低噪聲模擬前端接口電路 239
6.2 線性模式激光雷達接收器模擬前端電路 264
6.2.1 激光雷達探測原理 265
6.2.2 基于脈沖飛行時間探測的線性模式激光雷達接收器模擬前端電路 268
參考文獻 286
第7章 寬帶電力線通信收發(fā)機電路 288
7.1 電力線通信收發(fā)機系統(tǒng)結構 288
7.2 寬帶可重構電力線通信接收機系統(tǒng)結構 289
7.2.1 衰減可編程增益放大器 290
7.2.2 低噪聲放大器 293
7.2.3 輸入共模鉗位電路 296
7.2.4 高階低通濾波器電路 297
7.2.5 可編程增益放大器 306
7.3 寬帶可重構電力線通信發(fā)射機系統(tǒng)結構 314
參考文獻 316