計算機(jī)組成原理

目錄
第1章計算機(jī)系統(tǒng)概論/1
1.1計算機(jī)及其發(fā)展與應(yīng)用1
1.1.1計算機(jī)及其功能特點1
1.1.2計算機(jī)發(fā)展的歷史2
1.1.3未來計算機(jī)的發(fā)展6
1.1.4計算機(jī)應(yīng)用7
1.2計算機(jī)的結(jié)構(gòu)原理9
1.2.1計算機(jī)的工作原理9
1.2.2馮·諾依曼計算機(jī)體系結(jié)構(gòu)12
1.2.3計算機(jī)功能部件簡介15
1.3計算機(jī)組成實現(xiàn)與性能分類17
1.3.1計算機(jī)組成與計算機(jī)實現(xiàn)17
1.3.2計算機(jī)組成層次與互連17
1.3.3計算機(jī)的主要性能指標(biāo)18
1.3.4計算機(jī)的分類19
1.4計算機(jī)系統(tǒng)及其軟件21
1.4.1計算機(jī)系統(tǒng)及其軟硬件等效性21
1.4.2計算機(jī)軟件的分類22
1.4.3計算機(jī)系統(tǒng)的層次性23
復(fù)習(xí)題24
練習(xí)題25
第2章計算機(jī)組成設(shè)計實現(xiàn)基礎(chǔ)/26
2.1數(shù)據(jù)表示與指令系統(tǒng)概述26
2.1.1數(shù)據(jù)表示與二進(jìn)制編碼26
2.1.2非數(shù)值數(shù)據(jù)編碼27
2.1.3線性結(jié)構(gòu)數(shù)據(jù)表示33
2.1.4指令系統(tǒng)及其發(fā)展34
2.2數(shù)值數(shù)據(jù)表示36
2.2.1數(shù)值數(shù)據(jù)表示的相關(guān)概念37〖1〗計算機(jī)組成原理目錄[3]〖3〗
2.2.2數(shù)值數(shù)據(jù)的表示格式39
2.2.3定點數(shù)的編碼及其數(shù)值范圍41
2.2.4定點機(jī)器數(shù)的比較與轉(zhuǎn)換47
2.2.5定點機(jī)器數(shù)符號擴(kuò)展50
2.2.6浮點數(shù)的編碼與數(shù)值范圍50
2.3數(shù)據(jù)校驗的編譯碼與實現(xiàn)54
2.3.1數(shù)據(jù)校驗及其基本思想55
2.3.2奇偶校驗碼56
2.3.3海明校驗碼59
2.3.4循環(huán)冗余校驗碼63
2.4指令格式與指令功能分類69
2.4.1指令格式及其結(jié)構(gòu)類型69
2.4.2指令系統(tǒng)的設(shè)計要求與功能分類74
2.4.3數(shù)據(jù)傳輸指令76
2.4.4運算操作指令78
2.4.5程序控制指令79
2.5尋址方式與堆棧81
2.5.1尋址方式及其分類81
2.5.2指令尋址方式82
2.5.3操作數(shù)尋址方式83
2.5.4堆棧及其尋址實現(xiàn)89
復(fù)習(xí)題94
練習(xí)題96
第3章系統(tǒng)總線及其I/O接口/100
3.1總線的基本概念100
3.1.1總線及其電路100
3.1.2總線的分類101
3.1.3總線的特性與性能指標(biāo)103
3.1.4總線事務(wù)與數(shù)據(jù)傳送方式104
3.2系統(tǒng)總線特性與連接結(jié)構(gòu)106
3.2.1數(shù)據(jù)交換過程與傳輸線分類106
3.2.2總線通信的定時方式107
3.2.3串行傳送的通信方式111
3.2.4總線仲裁及其仲裁方法112
3.2.5單機(jī)系統(tǒng)的連接方式117
3.3系統(tǒng)總線I/O接口120
3.3.1I/O接口及其分類120
3.3.2I/O接口的功能與結(jié)構(gòu)模型121
3.3.3串行接口123
3.3.4并行接口126
3.4實用標(biāo)準(zhǔn)總線及其I/O接口128
3.4.1實用標(biāo)準(zhǔn)總線的發(fā)展歷程128
3.4.2主流實用總線標(biāo)準(zhǔn)簡介131
3.4.3典型實用接口標(biāo)準(zhǔn)簡介135
復(fù)習(xí)題141
練習(xí)題142
第4章運算器及其設(shè)計實現(xiàn)/143
4.1二進(jìn)制基本加法器及其進(jìn)位邏輯143
4.1.1二進(jìn)制基本加法器與串行加法器143
4.1.2并行加法器及其串行進(jìn)位145
4.1.3先行進(jìn)位及其層級分時147
4.2定點數(shù)加減運算及其邏輯實現(xiàn)154
4.2.1補(bǔ)碼加減的運算方法154
4.2.2補(bǔ)碼加減運算上溢判斷方法158
4.2.3補(bǔ)碼加減運算的邏輯實現(xiàn)163
4.2.4移碼加減運算及其邏輯實現(xiàn)164
4.2.5十進(jìn)制加運算及其邏輯實現(xiàn)167
4.3定點數(shù)乘運算及其邏輯實現(xiàn)170
4.3.1乘法器種類與手工運算的改進(jìn)170
4.3.2有符號數(shù)的移位與舍入規(guī)則172
4.3.3原碼一位乘法及其邏輯實現(xiàn)173
4.3.4補(bǔ)碼一位乘法及其邏輯實現(xiàn)177
4.3.5兩位乘運算方法180
4.3.6陣列乘法器185
4.4定點數(shù)除運算及其邏輯實現(xiàn)188
4.4.1除法器種類與手工運算的改進(jìn)188
4.4.2原碼除法及其邏輯實現(xiàn)190
4.4.3補(bǔ)碼除法及其邏輯實現(xiàn)193
4.4.4陣列除法器199
4.5浮點數(shù)算術(shù)運算方法與邏輯運算實現(xiàn)201
4.5.1浮點數(shù)加減運算方法201
4.5.2浮點數(shù)乘除運算方法204
4.5.3邏輯運算及其實現(xiàn)207
4.6運算器組成及其組織結(jié)構(gòu)208
4.6.1算術(shù)邏輯運算單元與部件209
4.6.2SN74181 ALU集成電路芯片211
4.6.3定點運算器組成及其組織結(jié)構(gòu)213
4.6.4浮點運算器組成結(jié)構(gòu)215
復(fù)習(xí)題216
練習(xí)題218
第5章主存儲器及其組織實現(xiàn)/221
5.1存儲器與存儲系統(tǒng)的概述221
5.1.1存儲器的訪問與性能221
5.1.2存儲器的分類及其結(jié)構(gòu)222
5.1.3存儲系統(tǒng)及其組織結(jié)構(gòu)224
5.1.4二級結(jié)構(gòu)存儲系統(tǒng)及其比較228
5.1.5半導(dǎo)體存儲器芯片的一般結(jié)構(gòu)229
5.2MOS寫常態(tài)存儲器芯片233
5.2.1靜態(tài)存儲器芯片的結(jié)構(gòu)原理233
5.2.2動態(tài)存儲器芯片的結(jié)構(gòu)原理236
5.2.3靜態(tài)存儲器芯片的讀寫周期241
5.2.4動態(tài)MOS存儲器的刷新245
5.2.5動態(tài)MOS存儲器的新技術(shù)249
5.3只讀與混合MOS存儲器芯片251
5.3.1只讀MOS存儲器芯片的結(jié)構(gòu)原理251
5.3.2混合MOS存儲器芯片的結(jié)構(gòu)原理254
5.3.3半導(dǎo)體存儲器芯片的特性與引腳255
5.4主存儲器及其容量擴(kuò)展組織257
5.4.1主機(jī)及其存儲器的組成結(jié)構(gòu)257
5.4.2主存儲器的數(shù)據(jù)存放方法259
5.4.3主存儲器模塊的組織262
5.4.4主存儲器實現(xiàn)及其與CPU的連接269
5.5主存儲器帶寬擴(kuò)展組織279
5.5.1主存儲器性能提高的技術(shù)途徑279
5.5.2雙端口存儲器280
5.5.3單體多字存儲器282
5.5.4多體多字存儲器283
復(fù)習(xí)題288
練習(xí)題290
第6章控制器及其設(shè)計實現(xiàn)/293
6.1控制器功能結(jié)構(gòu)與實現(xiàn)方法293
6.1.1中央處理器的功能與結(jié)構(gòu)293
6.1.2中央處理器中的寄存器295
6.1.3中央處理器的主要性能指標(biāo)298
6.1.4控制器的功能與結(jié)構(gòu)299
6.1.5控制信號序列發(fā)生器的實現(xiàn)方法302
6.2指令處理的數(shù)據(jù)通路、微操作與微命令304
6.2.1指令處理流程及其狀態(tài)轉(zhuǎn)換304
6.2.2指令處理的數(shù)據(jù)通路及其微操作306
6.2.3模型機(jī)及其微命令309
6.3時序信號體系及其控制實現(xiàn)315
6.3.1指令周期及其時段劃分315
6.3.2控制器時序控制317
6.3.3CPU內(nèi)部時序信號體系319
6.3.4時序信號產(chǎn)生器322
6.4微程序設(shè)計技術(shù)326
6.4.1微指令及其基本格式327
6.4.2微程序及其與指令、微指令的關(guān)系329
6.4.3微命令的編碼方法331
6.4.4微指令格式的類型334
6.4.5微程序運行的控制方法336
6.4.6微程序設(shè)計341
6.5硬布線控制器與微程序控制器346
6.5.1硬布線控制器346
6.5.2微程序控制器348
6.5.3微程序控制器與硬布線控制器的比較350
6.6控制信號序列發(fā)生器設(shè)計351
6.6.1模型機(jī)指令及其控制信號序列351
6.6.2組合邏輯控制信號序列發(fā)生器設(shè)計355
6.6.3存儲邏輯控制信號序列發(fā)生器設(shè)計359
復(fù)習(xí)題364
練習(xí)題365
第7章輸入輸出系統(tǒng)及其操作控制/371
7.1輸入輸出系統(tǒng)概述371
7.1.1外圍設(shè)備的分類與特性371
7.1.2輸入輸出系統(tǒng)及其結(jié)構(gòu)功能373
7.1.3輸入輸出的過程與指令374
7.1.4輸入輸出控制的發(fā)展歷程374
7.1.5輸入輸出系統(tǒng)的工作方式376
7.2中斷及其實現(xiàn)的結(jié)構(gòu)原理378
7.2.1中斷與中斷源378
7.2.2中斷請求381
7.2.3中斷響應(yīng)383
7.2.4中斷服務(wù)返回與中斷過程結(jié)構(gòu)388
7.3輸入輸出操作的控制方式391
7.3.1程序查詢控制方式392
7.3.2程序中斷控制方式395
7.3.3直接存儲訪問控制方式398
7.3.4通道控制方式404
7.4輸入設(shè)備407
7.4.1鍵盤407
7.4.2掃描儀411
7.4.3數(shù)碼相機(jī)412
7.4.4其他輸入設(shè)備415
7.5輸出設(shè)備417
7.5.1打印機(jī)417
7.5.2顯示器421
7.6存儲設(shè)備429
7.6.1磁表面存儲器429
7.6.2硬磁盤存儲器432
7.6.3冗余磁盤陣列435
7.6.4光盤存儲器441
復(fù)習(xí)題444
練習(xí)題446
第8章并行處理及其實現(xiàn)體系結(jié)構(gòu)/450
8.1并行處理及其體系結(jié)構(gòu)概論450
8.1.1并行性與并行處理450
8.1.2并行處理體系結(jié)構(gòu)的由來452
8.1.3現(xiàn)代計算機(jī)體系結(jié)構(gòu)特點與分類455
8.1.4并行計算機(jī)及其形成過程456
8.2流水線處理機(jī)457
8.2.1流水線的基本概念457
8.2.2先行控制及其實現(xiàn)結(jié)構(gòu)461
8.2.3流水線處理機(jī)的分類463
8.2.4基于硬件指令高度并行技術(shù)464
8.2.5基于軟件指令高度并行技術(shù)468
8.2.6向量高度并行處理技術(shù)470
8.3陣列處理機(jī)473
8.3.1操作模型與處理單元結(jié)構(gòu)473
8.3.2陣列處理機(jī)的體系結(jié)構(gòu)475
8.3.3陣列處理機(jī)的特點與算法475
8.4多處理機(jī)478
8.4.1多處理機(jī)的提出及其組織形式478
8.4.2多處理機(jī)存儲器的組織模型479
8.4.3多處理機(jī)的通信與訪存模型482
8.4.4多處理機(jī)的分類與特點483
8.4.5多處理機(jī)操作系統(tǒng)的類型486
8.5多核處理器與多線程技術(shù)487
8.5.1多核與多核處理器487
8.5.2多核處理器產(chǎn)生的緣由489
8.5.3多線程與超線程490
8.5.4多核多線程492
復(fù)習(xí)題493
練習(xí)題494
參考文獻(xiàn)/496