可編程邏輯器件與EDA技術(shù)

定　價(jià)：￥45.00

作　者：	丁山著
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：	普通高等教育“十三五”電子信息類規(guī)劃教材
標(biāo)　簽：	暫缺

購(gòu)買這本書可以去

ISBN：	9787111583752	出版時(shí)間：	2018-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	280	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書根據(jù)以提高工程設(shè)計(jì)能力為目的，深入淺出的對(duì)EDA技術(shù)、VHDL硬件描述語言、FPGA開發(fā)應(yīng)用及相關(guān)知識(shí)做了系統(tǒng)和完整的介紹，使讀者通過本書的學(xué)習(xí)與實(shí)驗(yàn)，能初步了解和掌握EDA的基本內(nèi)容及實(shí)用技術(shù)。本書包括EDA的基本知識(shí)、常用EDA工具的使用方法和目標(biāo)器件的結(jié)構(gòu)原理、以向?qū)问胶蛯?shí)例為主的方法介紹多種不同的設(shè)計(jì)方法、對(duì)VHDL的設(shè)計(jì)優(yōu)化以及基于EDA技術(shù)的典型設(shè)計(jì)項(xiàng)目。各章都安排了習(xí)題和針對(duì)性較強(qiáng)的實(shí)驗(yàn)與設(shè)計(jì)。書中例舉的大部分VHDL設(shè)計(jì)實(shí)例和試驗(yàn)實(shí)現(xiàn)EDA工具平臺(tái)是Vivado集成開發(fā)環(huán)境，硬件平臺(tái)是Basys3Artix—7FPGA開發(fā)平臺(tái)。并在EDA實(shí)驗(yàn)系統(tǒng)上通過硬件測(cè)試。本書可作為高等院校電子工程、通信、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、儀器儀表、數(shù)字信號(hào)或圖像處理等學(xué)科的本科生或研究生的電子設(shè)計(jì)、EDA技術(shù)課程和VHDL硬件描述語言的教材及實(shí)驗(yàn)指導(dǎo)書，同時(shí)也可以作為相關(guān)專業(yè)人員的自學(xué)參考書。

作者簡(jiǎn)介

暫缺《可編程邏輯器件與EDA技術(shù)》作者簡(jiǎn)介

圖書目錄

前　言
第１章　緒論１
１. １?。牛模?技術(shù)概要１
１. １. １?。牛模?技術(shù)的含義１
１. １. ２?。牛模?技術(shù)的發(fā)展歷程１
１. １. ３　ＥＤＡ的基本特征３
１. １. ４?。牛模?技術(shù)的優(yōu)勢(shì) ５
１. ２?。牛模?技術(shù)的實(shí)現(xiàn)目標(biāo) ７
１. ３　硬件描述語言８
１. ３. １?。郑龋模?８
１. ３. ２?。郑澹颍椋欤铮?ＨＤＬ９
１. ３. ３?。郑龋模?和ＶｅｒｉｌｏｇＨＤＬ的比較９
１. ４　常用的ＥＤＡ工具１０
１. ４. １　設(shè)計(jì)輸入編輯器１１
１. ４. ２　綜合器１１
１. ４. ３　仿真器１３
１. ４. ４　適配器１３
１. ４. ５　編程下載１４
１. ５?。牛模?的工程設(shè)計(jì)流程１４
１. ６　Ｖｉｖａｄｏ概述１７
１. ７?。牛模?技術(shù)的發(fā)展趨勢(shì) １７
本章小結(jié) １９
習(xí)題１９
第２章?。茫校蹋?與ＦＰＧＡ的結(jié)構(gòu)原理２０
２. １　ＰＬＤ概述２０
２. １. １?。校蹋?入門２０
２. １. ２　常見的ＰＬＤ２１
２. １. ３　ＰＬＤ的優(yōu)點(diǎn) ２２
２. １. ４?。校蹋?的發(fā)展趨勢(shì) ２３
２. ２　簡(jiǎn)單ＰＬＤ的結(jié)構(gòu)原理２４
２. ２. １　邏輯符號(hào)表示方法２５
２. ２. ２　ＰＲＯＭ的結(jié)構(gòu)原理２５
２. ２. ３?。校蹋?的結(jié)構(gòu)原理２６
２. ２. ４?。校粒?的結(jié)構(gòu)原理２６
２. ２. ５?。牵粒?的結(jié)構(gòu)原理３１
２. ３?。茫校蹋?的結(jié)構(gòu)原理３５
２. ３. １?。茫校蹋?的基本結(jié)構(gòu) ３５
２. ３. ２　基于乘積項(xiàng)的可編程邏輯器件３６
２. ４?。疲校牵?的結(jié)構(gòu)原理３９
２. ４. １　查找表型ＦＰＧＡ的邏輯結(jié)構(gòu) ４１
２. ４. ２　Ｘｉｌｉｎｘ公司７系列ＦＰＧＡ簡(jiǎn)介４３
２. ４. ３?。疲校牵?與ＣＰＬＤ的區(qū)別４７
２. ５　硬件測(cè)試４８
２. ６　ＣＰＬＤ/ ＦＰＧＡ的編程與配置４９
２. ７?。拢幔螅螅?開發(fā)板介紹５０
２. ７. １　電源電路５１
２. ７. ２?。蹋牛?燈電路和數(shù)碼管電路５１
２. ７. ３　按鍵電路和撥碼開關(guān)電路５２
２. ７. ４?。郑牵?顯示電路和Ｉ/ Ｏ擴(kuò)展電路５３
本章小結(jié) ５３
習(xí)題５４
第３章?。郑龋模?入門基礎(chǔ) ５５
３. １?。郑龋模?的基本結(jié)構(gòu) ５５
３. １. １　實(shí)體５６
３. １. ２　結(jié)構(gòu)體５７
３. １. ３　庫(kù)、程序包和配置５７
３. ２?。郑龋模?的文字規(guī)則５９
３. ２. １　數(shù)字型文字６０
３. ２. ２　字符串型文字６０
３. ２. ３　標(biāo)識(shí)符６０
３. ２. ４　下標(biāo) ６１
３. ３　ＶＨＤＬ的數(shù)據(jù)對(duì)象６２
３. ３. １　常數(shù) ６２
３. ３. ２　變量６２
３. ３. ３　信號(hào) ６２
３. ３. ４　文件６３
３. ４?。郑龋模?的數(shù)據(jù)類型６３
３. ４. １　ＶＨＤＬ預(yù)定義數(shù)據(jù)類型６４
３. ４. ２　用戶自定義數(shù)據(jù)類型６７
３. ４. ３　數(shù)據(jù)類型間的轉(zhuǎn)換６８
Ⅵ
３. ５?。郑龋模?的操作符６９
３. ６?。郑龋模?預(yù)定義屬性７３
本章小結(jié) ７５
習(xí)題７６
第４章　ＶＨＤＬ硬件描述語言７７
４. １　進(jìn)程語句７７
４. ２　賦值語句７８
４. ３　順序描述語句８０
４. ３. １?。桑?語句８０
４. ３. ２　ＣＡＳＥ語句８２
４. ３. ３?。蹋希希?語句８３
４. ３. ４　ＮＥＸＴ語句和ＥＸＩＴ語句８４
４. ３. ５?。祝粒桑?語句８５
４. ３. ６　ＲＥＴＵＲＮ語句８６
４. ３. ７?。危眨蹋?語句８７
４. ４　元件例化語句８７
４. ５　生成語句９０
４. ６　塊語句９１
４. ７　程序包和配置９３
４. ７. １　程序包９３
４. ７. ２　配置９４
４. ８　子程序９５
４. ８. １　過程９６
４. ８. ２　函數(shù) ９７
４. ９　其他語句９９
４. １０　常用設(shè)計(jì)舉例１００
４. １０. １　結(jié)構(gòu)體的三種描述方式１００
４. １０. ２　組合邏輯電路設(shè)計(jì) １０２
４. １０. ３　時(shí)序邏輯電路設(shè)計(jì) １０７
本章小結(jié) １１３
習(xí)題１１３
第５章　有限狀態(tài)機(jī)設(shè)計(jì) １１４
５. １　概述１１４
５. １. １　狀態(tài)機(jī)的特點(diǎn) １１４
５. １. ２　狀態(tài)機(jī)的分類１１５
５. ２?。郑龋模?狀態(tài)機(jī)的一般形式１１６
５. ２. １　一般狀態(tài)機(jī)的結(jié)構(gòu) １１６
５. ２. ２　狀態(tài)機(jī)的設(shè)計(jì)流程１１８
５. ２. ３　狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移圖描述１１８
５. ２. ４　狀態(tài)機(jī)的狀態(tài)說明部分１１９
５. ３　Ｍｏｏｒｅ型狀態(tài)機(jī)的設(shè)計(jì) １２０
５. ３. １　單進(jìn)程Ｍｏｏｒｅ型狀態(tài)機(jī) １２０
５. ３. ２　多進(jìn)程Ｍｏｏｒｅ型狀態(tài)機(jī) １２２
５. ４?。停澹幔欤?型狀態(tài)機(jī)的設(shè)計(jì) １２５
５. ５　狀態(tài)編碼１２７
５. ５. １　順序編碼１２７
５. ５. ２　枚舉類型編碼１２８
５. ５. ３　狀態(tài)位直接輸出型編碼１２８
５. ５. ４　一位熱碼編碼１２９
５. ６　安全狀態(tài)機(jī)設(shè)計(jì) １２９
５. ６. １　程序直接導(dǎo)引法１２９
５. ６. ２　狀態(tài)編碼檢測(cè)法１３０
本章小結(jié) １３０
習(xí)題１３０
第６章　ＶＨＤＬ優(yōu)化設(shè)計(jì) １３２
６. １　資源優(yōu)化１３２
６. １. １