數(shù)字電路（第3版）

目 錄

第1章 數(shù)字邏輯基礎(chǔ)1
1.1 緒論1
1.1.1 模擬信號和數(shù)字信號1
1.1.2 模擬電路、數(shù)字電路和混合信號
電路2
1.1.3 數(shù)字電路的發(fā)展歷史3
1.1.4 數(shù)字電路的優(yōu)點(diǎn)4
1.2 數(shù)制和碼制5
1.2.1 數(shù)制5
1.2.2 碼制9
1.3 邏輯代數(shù)基礎(chǔ)12
1.3.1 基本邏輯運(yùn)算12
1.3.2 復(fù)合邏輯運(yùn)算14
1.3.3 基本公式15
1.3.4 基本規(guī)則17
1.4 邏輯函數(shù)及其表示方法18
1.5 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式21
1.6 邏輯函數(shù)的化簡24
1.6.1 化簡的意義24
1.6.2 公式化簡法26
1.6.3 卡諾圖化簡法26
1.7 邏輯電路分析設(shè)計舉例32
1.8 QuartusII軟件的基本操作34
1.9 例題講解44
本章小結(jié)47
自我檢測題47
習(xí)題50
實驗題52
第2章 集成門電路53
2.1 CMOS門電路53
2.1.1 MOS管的開關(guān)特性53
2.1.2 CMOS門電路的結(jié)構(gòu)和工作
原理54
2.1.3 CMOS門電路的靜態(tài)特性58
2.1.4 CMOS門電路的動態(tài)特性65
2.1.5 CMOS邏輯電路系列67
2.1.6 CMOS漏極開路門68
2.1.7 CMOS三態(tài)門71
2.1.8 CMOS傳輸門73
2.2 TTL門電路74
2.2.1 二極管和三極管的開關(guān)特性74
2.2.2 分立元件門電路76
2.2.3 LSTTL與非門78
2.2.4 LSTTL門電路的電氣特性80
2.2.5 TTL集電極開路門和三態(tài)門83
2.3 BiCMOS門電路84
2.4 不同系列門電路的接口85
2.5 例題講解88
本章小結(jié)91
自我檢測題91
習(xí)題93
實驗題98
第3章 組合邏輯電路100
3.1 編碼器100
3.2 譯碼器104
3.3 數(shù)據(jù)選擇器110
3.4 數(shù)值比較器114
3.5 加法器116
3.6 組合邏輯電路的競爭與冒險120
3.6.1 競爭冒險及其產(chǎn)生原因120
3.6.2 冒險現(xiàn)象的識別121
3.6.3 冒險現(xiàn)象的消除123
3.7 例題講解124
本章小結(jié)127
自我檢測題127
習(xí)題128
實驗題131
第4章 時序邏輯電路133
4.1 鎖存器133
4.1.1 基本SR鎖存器133
4.1.2 鐘控SR鎖存器137
4.1.3 鐘控D鎖存器138
4.2 觸發(fā)器141
4.2.1 主從D觸發(fā)器141
4.2.2 維持阻塞D觸發(fā)器143
4.2.3 其他功能的觸發(fā)器144
4.2.4 觸發(fā)器的動態(tài)參數(shù)145
4.3 計數(shù)器147
4.4 寄存器155
4.4.1 并行寄存器155
4.4.2 移位寄存器155
4.5 序列信號發(fā)生器159
4.6 時序邏輯電路的分析與設(shè)計164
4.6.1 概述164
4.6.2 同步時序邏輯電路的分析166
4.6.3 同步時序邏輯電路的設(shè)計169
4.6.4 異步時序邏輯電路的分析*177
4.7 例題講解178
本章小結(jié)181
自我測驗題182
習(xí)題185
實驗題192
第5章 半導(dǎo)體存儲器196
5.1 概述196
5.2 只讀存儲器197
5.3 靜態(tài)隨機(jī)存取存儲器202
5.4 動態(tài)隨機(jī)存取存儲器205
本章小結(jié)207
自我檢測題208
習(xí)題208
第6章 脈沖波形的產(chǎn)生與整形210
6.1 概述210
6.2 施密特觸發(fā)器210
6.2.1 由CMOS門構(gòu)成的施密特
觸發(fā)器211
6.2.2 施密特觸發(fā)器的應(yīng)用213
6.3 多諧振蕩器215
6.3.1 由CMOS門構(gòu)成的多諧
振蕩器215
6.3.2 CMOS石英晶體振蕩器217
6.4 單穩(wěn)態(tài)觸發(fā)器218
6.4.1 由CMOS門構(gòu)成的微分型
單穩(wěn)態(tài)觸發(fā)器218
6.4.2 集成單穩(wěn)態(tài)觸發(fā)器220
6.4.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用222
6.5 555定時器及應(yīng)用223
6.5.1 CMOS集成定時器7555的
電路結(jié)構(gòu)和工作原理223
6.5.2 555定時器構(gòu)成的施密特
觸發(fā)器224
6.5.3 555定時器構(gòu)成的多諧
振蕩器225
6.5.4 555定時器構(gòu)成的單穩(wěn)態(tài)
觸發(fā)器227
本章小結(jié)229
自我檢測題229
習(xí)題231
實驗題235
第7章 數(shù)模與模數(shù)轉(zhuǎn)換器236
7.1 概述236
7.2 D/A轉(zhuǎn)換器236
7.2.1 D/A轉(zhuǎn)換器的基本原理236
7.2.2 權(quán)電阻型D/A轉(zhuǎn)換器237
7.2.3 R-2R網(wǎng)絡(luò)型D/A轉(zhuǎn)換器238
7.2.4 權(quán)電流型D/A轉(zhuǎn)換器240
7.2.5 D/A轉(zhuǎn)換器的主要技術(shù)
指標(biāo)243
7.2.6 D/A轉(zhuǎn)換器的典型應(yīng)用245
7.3 A/D轉(zhuǎn)換器246
7.3.1 A/D轉(zhuǎn)換器的基本原理246
7.3.2 并行比較型A/D轉(zhuǎn)換器249
7.3.3 逐次逼近型A/D轉(zhuǎn)換器252
7.3.4 雙積分型A/D轉(zhuǎn)換器256
7.3.5 型A/D轉(zhuǎn)換器*258
7.3.6 A/D轉(zhuǎn)換器的主要技術(shù)
指標(biāo)260
本章小結(jié)261
自我檢測題261
習(xí)題262
實驗題265
第8章 現(xiàn)代數(shù)字系統(tǒng)設(shè)計基礎(chǔ)267
8.1 概述267
8.2 可編程邏輯器件268
8.2.1 可編程邏輯陣列PLA268
8.2.2 復(fù)雜可編程邏輯器件
CPLD271
8.2.3 現(xiàn)場可編程門陣列FPGA273
8.3 VHDL語言簡介278
8.3.1 概述278
8.3.2 VHDL的語言要素281
8.3.3 VHDL程序的基本結(jié)構(gòu)284
8.3.4 VHDL程序的句法286
8.3.5 常量、變量與信號292
8.4 數(shù)字系統(tǒng)設(shè)計實例294
8.4.1 4位數(shù)字頻率計設(shè)計294
8.4.2 4位數(shù)字乘法器設(shè)計297
本章小結(jié)304
自我檢測題305
習(xí)題306
實驗題307
附錄A 常用集成芯片引腳排列310
附錄B EDA-3型數(shù)字?jǐn)?shù)字電路學(xué)習(xí)板312
自我檢測題答案314
參考文獻(xiàn)316