數(shù)字設計和計算機體系結構（原書第2版）

目錄

Digital Design and Computer Architecture,Second Edition

出版者的話

譯者序

本書贊譽

前言

第1章二進制1

11課程計劃1

12控制復雜性的藝術1

121抽象1

122約束2

123三Y原則3

13數(shù)字抽象3

14數(shù)制4

141十進制數(shù)4

142二進制數(shù)5

143十六進制數(shù)6

144字節(jié)、半字節(jié)和全字7

145二進制加法8

146有符號的二進制數(shù)8

15邏輯門10

151非門11

152緩沖器11

153與門11

154或門11

155其他兩輸入邏輯門11

156多輸入門12

16數(shù)字抽象13

161電源電壓13

162邏輯電平13

163噪聲容限13

164直流電壓傳輸特性14

165靜態(tài)約束15

17CMOS晶體管*16

171半導體16

172二極管17

173電容17

174nMOS和pMOS晶體管17

175CMOS非門19

176其他CMOS邏輯門19

177傳輸門20

178類nMOS邏輯20

18功耗*21

19總結和展望22

習題22

面試問題28

第2章組合邏輯設計29

21引言29

22布爾表達式31

221術語31

222與或式31

223或與式32

23布爾代數(shù)33

231公理33

232單變量定理33

233多變量定理34

234定理的統(tǒng)一證明方法35

235等式化簡36

24從邏輯到門37

25多級組合邏輯39

251減少硬件39

252推氣泡40

26X和Z41

261非法值X41

262浮空值Z41

27卡諾圖42

271畫圈的原理43

272卡諾圖化簡邏輯44

273無關項46

274小結47

28組合邏輯模塊47

281復用器47

282譯碼器50

29時序51

291傳播延遲和最小延遲51

292毛刺54

210總結55

習題55

面試問題60

第3章時序邏輯設計61

31引言61

32鎖存器和觸發(fā)器61

321SR鎖存器62

322D鎖存器63

323D觸發(fā)器64

324寄存器64

325帶使能端的觸發(fā)器65

326帶復位功能的觸發(fā)器65

327晶體管級鎖存器和觸發(fā)器的設計*66

328小結66

33同步邏輯設計67

331一些有問題的電路67

332同步時序電路68

333同步電路和異步電路70

34有限狀態(tài)機70

341有限狀態(tài)機設計實例70

342狀態(tài)編碼74

343Moore型狀態(tài)機和Mealy型狀態(tài)機76

344狀態(tài)機的分解79

345由電路圖導出狀態(tài)機80

346有限狀態(tài)機小結82

35時序邏輯的時序82

351動態(tài)約束83

352系統(tǒng)時序83

353時鐘偏移*87

354亞穩(wěn)態(tài)88

355同步器89

356分辨時間的推導*90

36并行92

37總結94

習題95

面試問題100

第4章硬件描述語言101

41引言101

411模塊101

412硬件描述語言的起源101

413模擬和綜合102

42組合邏輯104

421位運算符104

422注釋和空白104

423縮位運算符106

424條件賦值106

425內(nèi)部變量106

426優(yōu)先級109

427數(shù)字109

428Z和X110

429位混合111

4210延遲112

43結構化建模113

44時序邏輯115

441寄存器115

442復位寄存器115

443帶使能端的寄存器116

444多寄存器116

445鎖存器119

45更多組合邏輯119

451case語句120

452if語句122

453帶有無關項的真值表122

454阻塞賦值和非阻塞賦值124

46有限狀態(tài)機127

47數(shù)據(jù)類型*130

471SystemVerilog130

472VHDL131

48參數(shù)化模塊*133

49測試程序135

410總結138

習題138

面試問題145

第5章數(shù)字模塊146

51引言146

52算術電路146

521加法146

522減法151

523比較器152

524算術邏輯單元153

525移位器和循環(huán)移位器154

526乘法*155

527除法*156

528補充閱讀156

53數(shù)制157

531定點數(shù)157

532浮點數(shù)*157

54時序電路模塊160

541計數(shù)器160

542移位寄存器160

55存儲器陣列162

551概述162

552動態(tài)隨機訪問存儲器164

553靜態(tài)隨機訪問存儲器165

554面積和延遲165

555寄存器文件165

556只讀存儲器165

557使用存儲器陣列的邏輯167

558存儲器HDL167

56邏輯陣列168

561可編程邏輯陣列169

562現(xiàn)場可編程邏輯門陣列169

563陣列實現(xiàn)*173

57總結174

習題174

面試問題180

第6章體系結構181

61引言181

62匯編語言182

621指令182

622操作數(shù)：寄存器、存儲器和常數(shù)183

63機器語言187

631R類型指令187

632l類型指令188

633J類型指令189

634解釋機器語言代碼189

635存儲程序189

64編程190

641算術/邏輯指令190

642分支193

643條件語句194

644循環(huán)195

645數(shù)組197

646函數(shù)調(diào)用200

65尋址方式206

66編譯、匯編和裝入208

661內(nèi)存映射208

662轉換成二進制代碼和開始執(zhí)行程序209

67其他主題*211

671偽指令211

672異常212

673有符號指令和無符號指令212

674浮點指令213

68從現(xiàn)實世界看：x86結構*214

681x86寄存器215

682x86操作數(shù)215

683狀態(tài)標志216

684x86指令集216

685x86指令編碼218

686x86的其他特性219

687小結219

69總結219

習題220

面試問題227

第7章微體系結構228

71引言228

711體系結構狀態(tài)和指令集228

712設計過程229

713MIPS微體系結構230

72性能分析230

73單周期處理器231

731單周期數(shù)據(jù)路徑231

732單周期控制235

733更多指令237

734性能分析239

74多周期處理器240

741多周期數(shù)據(jù)路徑240

742多周期控制244

743更多指令252

744性能分析254

75流水線處理器255

751流水線數(shù)據(jù)路徑257

752流水線控制258

753沖突258

754更多指令269

755性能分析269

76硬件描述語言表示*270

761單周期處理器270

762通用模塊274

763基準測試程序276

77異常*279

78高級微體系結構*281

781深流水線282

782分支預測282

783超標量處理器284

784亂序處理器285

785寄存器重命名287

786單指令流多數(shù)據(jù)288

787多線程288

788同構多處理器289

789異構多處理器289

79從現(xiàn)實世界看：x86微體系結構*290

710總結295

習題296

面試問題300

第8章存儲器和輸入/輸出系統(tǒng)301

81引言301

82存儲器系統(tǒng)性能分析304

83高速緩存305

831高速緩存中存放的數(shù)據(jù)305

832高速緩存中的數(shù)據(jù)查找305

833數(shù)據(jù)的替換311

834高級高速緩存設計*312

835MIPS高速緩存的發(fā)展*314

84虛擬存儲器315

841地址轉換316

842頁表317

843轉換后備緩沖器318

844存儲器保護319

845替換策略*319

846多級頁表*319

85I/O簡介321

86嵌入式I/O系統(tǒng)322

861PIC32MX675F512H微控制器322

862通用數(shù)字I/O326

863串行I/O328

864計時器336

865中斷337

866模擬I/O339

867其他微控制器外設343

87PC I/O系統(tǒng)358

871USB359

872PCI和PCI Express360

873DDR3內(nèi)存360

874網(wǎng)絡360

875SATA361

876連接到PC361

88從現(xiàn)實世界看：x86存儲器和I/O系統(tǒng)*363

881x86高速緩存系統(tǒng)363

882x86虛擬存儲器364

883x86可編程I/O365

89總結365

后記365

習題365

面試問題371

附錄A數(shù)字系統(tǒng)實現(xiàn)372

附錄BMIPS指令396

附錄CC語言編程400

附錄DMIPS處理器的FPGA實現(xiàn)433

補充閱讀452

索引454