VHDL程序設(shè)計(jì)教程（第4版）

定　價(jià)：￥36.00

作　者：	曾繁泰，曾祥云著
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	高等院校電子信息科學(xué)與工程規(guī)劃教材
標(biāo)　簽：	工學(xué) 教材研究生/本科/?？平滩?/td>

購(gòu)買這本書可以去

ISBN：	9787302348917	出版時(shí)間：	2014-03-01	包裝：	平裝
開本：	16開	頁(yè)數(shù)：	303	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《VHDL程序設(shè)計(jì)教程（第4版）/高等院校電子信息科學(xué)與工程規(guī)劃教材》系統(tǒng)地闡述了VHDL硬件描述語(yǔ)言的基礎(chǔ)知識(shí)、語(yǔ)法定義、編程技巧和使用方法。全書共9章，第1章為緒論，包括VHDL概述、語(yǔ)言設(shè)計(jì)環(huán)境、設(shè)計(jì)實(shí)現(xiàn)和教學(xué)建議；第2章為VHDL語(yǔ)言的詞法基礎(chǔ)；第3章為VHDL語(yǔ)言的程序結(jié)構(gòu)：第4章為VHDL的語(yǔ)法基礎(chǔ)；第5章為VHDL程序設(shè)計(jì)基礎(chǔ)，第4、5章的VHDL程序片段完全以理解語(yǔ)法規(guī)范為目的；第6章為VHDL程序設(shè)計(jì)實(shí)踐，本章的VHDL程序片段完全以理解邏輯電路結(jié)構(gòu)為目的；第7章為VHDL仿真與測(cè)試，給出了VHDL測(cè)試程序、仿真程序的編寫方法和片上內(nèi)建自測(cè)試的概念；第8章為VHDL標(biāo)準(zhǔn)程序接口，列出了接口函數(shù)清單，給出了C++聯(lián)合VHDL設(shè)計(jì)、仿真、測(cè)試的實(shí)例；第9章為IP復(fù)用與SoC設(shè)計(jì)，詳細(xì)介紹了SoC芯片研發(fā)流程和軟件驅(qū)動(dòng)開發(fā)環(huán)境?！禫HDL程序設(shè)計(jì)教程（第4版）/高等院校電子信息科學(xué)與工程規(guī)劃教材》面向高等院校本、?？频腣HDL語(yǔ)言基礎(chǔ)課程，可作為電子工程、信息工程、通信工程、物聯(lián)網(wǎng)、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用技術(shù)、儀器儀表、數(shù)字信號(hào)或圖像處理等專業(yè)的授課教材或教學(xué)參考書，同時(shí)也可作為電子行業(yè)工程師的VHDL編程、FPGA開發(fā)、SoC設(shè)計(jì)的自學(xué)參考書。

作者簡(jiǎn)介

暫缺《VHDL程序設(shè)計(jì)教程（第4版）》作者簡(jiǎn)介

圖書目錄

第1章緒論
1.1 VHDL概述
1.1.1 硬件描述語(yǔ)言的誕生
1.1.2 HDL語(yǔ)言的種類
1.1.3 VHDL語(yǔ)言的特點(diǎn)
1.1.4 VHDL語(yǔ)言的優(yōu)勢(shì)
1.2 VHDL語(yǔ)言設(shè)計(jì)環(huán)境
1.2.1 設(shè)計(jì)工具
1.2.2 仿真工具
1.3 VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)
1.4 VHDL語(yǔ)言課程教學(xué)建議
1.4.1 課時(shí)安排
1.4.2 實(shí)驗(yàn)
1.5 小結(jié)
1.6 習(xí)題
第2章 VHDL語(yǔ)言的詞法基礎(chǔ)
2.1 對(duì)象
2.1.1 對(duì)象的聲明與初始化
2.1.2 常量
2.1.3 變量
2.1.4 信號(hào)
2.1.5 文件
2.1.6 對(duì)象的隱式創(chuàng)建
2.2 詞法元素
2.2.1 數(shù)字
2.2.2 字符、字符串及位串
2.2.3 分隔符
2.2.4 標(biāo)識(shí)符和保留字
2.2.5 注釋
2.3 數(shù)據(jù)類型
2.3.1 類型與子類型
2.3.2 標(biāo)量類型
2.3.3 復(fù)合類型
2.3.4 存取類型
2.3.5 文件類型
2.3.6 隱含類型
2.3.7 IEEE標(biāo)準(zhǔn)類型
2.3.8 類型轉(zhuǎn)換
2.4 運(yùn)算操作符
2.4.1 邏輯運(yùn)算符
2.4.2 關(guān)系運(yùn)算符
2.4.3 移位運(yùn)算符
2.4.4 并置運(yùn)算符
2.4.5 算術(shù)運(yùn)算符
2.4.6 狀態(tài)運(yùn)算符
2.4.7 運(yùn)算符的優(yōu)先級(jí)
2.5 小結(jié)
2.6 習(xí)題
第3章 VHDL語(yǔ)言的程序結(jié)構(gòu)
3.1 實(shí)體
3.1.1 類型說明部分
3.1.2 端口說明部分
3.1.3 實(shí)體說明部分
3.1.4 實(shí)體語(yǔ)句部分
3.2 結(jié)構(gòu)體
3.2.1 結(jié)構(gòu)體名
3.2.2 結(jié)構(gòu)體說明部分
3.2.3 結(jié)構(gòu)體語(yǔ)句
3.2.4 進(jìn)程語(yǔ)句
3.2.5 模塊語(yǔ)句
3.3 子程序
3.3.1 過程語(yǔ)句
3.3.2 函數(shù)語(yǔ)句
3.3.3 RETURN語(yǔ)句
3.4 VHDL程序設(shè)計(jì)風(fēng)格
3.4.1 結(jié)構(gòu)體的行為描述法
3.4.2 結(jié)構(gòu)體的數(shù)據(jù)流描述法
3.4.3 結(jié)構(gòu)體的結(jié)構(gòu)化描述法
3.5 小結(jié)
3.6 習(xí)題
第4章 VHDL的語(yǔ)法基礎(chǔ)
第5章 VHDL程序設(shè)計(jì)基礎(chǔ)
第6章 VHDL程序設(shè)計(jì)實(shí)踐
第7章 VHDL仿真與測(cè)試
第8章 VHDL標(biāo)準(zhǔn)程序接口
第9章 IP復(fù)用與SoC設(shè)計(jì)