數(shù)字邏輯與數(shù)字系統(tǒng)（第二版）

前言
第一版 前言
第1章 數(shù)字電路基礎
1.1 數(shù)字電路概述
1.2 數(shù)制
1.2.1 進位計數(shù)制
1.2.2 十進制
1.2.3 二進制
1.2.4 十六進制
1.2.5 任意進制數(shù)轉(zhuǎn)換為十進制數(shù)
1.2.6 十進制轉(zhuǎn)換為其他進制數(shù)
1.3 數(shù)和字符的編碼
1.3.1 二進制編碼
1.3.2 二一十進制編碼
1.3.3 字符編碼
小結(jié)
習題
第2章 邏輯代數(shù)基礎
2.1 邏輯代數(shù)的基本知識
2.1.1 邏輯代數(shù)的基本運算
2.1.2 邏輯代數(shù)的基本定律
2.1.3 邏輯代數(shù)的基本規(guī)則
2.2 邏輯函數(shù)及其描述方法
2.2.1 邏輯函數(shù)
2.2.2 邏輯函數(shù)的表示方法
2.2.3 邏輯函數(shù)的標準形式
2.3 邏輯函數(shù)的化簡
2.3.1 公式化簡法
2.3.2 卡諾圖化簡法
2.4 具有無關(guān)項的邏輯函數(shù)及其化簡
2.4.1 邏輯函數(shù)中的無關(guān)項
2.4.2 無關(guān)項在邏輯函數(shù)化簡中的應用
小結(jié)
習題
第3章 邏輯門電路
3.1 概述
3.2 分立元件邏輯門電路
3.2.1 二極管與門電路
3.2.2 二極管或門電路
3.2.3 非門
3.3 TTL集成門電路
3.3.1 TTL與非門
3.3.2 TTL門的外部特性和主要參數(shù)
3.3.3 集電極開路門
3.3.4 三態(tài)門
3.4 CMOS門電路
3.4.1 CMOS反相器
3.4.2 傳輸門
3.5 集成門電路使用中應注意的問題
3.5.1 TTL邏輯電路的使用
3.5.2 CMOS電路的操作保護措施
3.5.3 CMOS與TTL電路接口
小結(jié)
習題
第4章 組合邏輯電路
4.1 概述
4.2 組合邏輯電路分析
4.3 組合邏輯電路設計
4.3.1 設計步驟
4.3.2 邏輯問題的描述
4.3.3 邏輯函數(shù)的變換
4.3.4 多輸出函數(shù)的邏輯設計
4.3.5 利用任意項的邏輯設計
4.4 組合邏輯中的競爭冒險
4.4.1 競爭冒險的產(chǎn)生
4.4.2 競爭冒險的消除
4.5 加法器
4.5.1 1位加法器
4.5.2 多位加法器
4.5.3 加法器應用
4.6 數(shù)值比較器
4.6.1 1位數(shù)值比較器
4.6.2 4位數(shù)值比較器
4.6.3 集成比較器的應用，
4.7 編碼器和譯碼器
4.7.1 編碼器
4.7.2 譯碼器
4.8 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
4.8.1 數(shù)據(jù)選擇器
4.8.2 數(shù)據(jù)分配器
4.9 奇偶校驗器
小結(jié)
習題
第5章觸發(fā)器
5.l 概述
5.2 基本SR觸發(fā)器
5.2.1 用與非門構(gòu)成的基本SR觸發(fā)器
5.2.2 用或非門構(gòu)成的基本SR觸發(fā)器
5.3 鐘控觸發(fā)器
5.3.1 鐘控SR觸發(fā)器
5.3.2 鐘控D觸發(fā)器
5.4 主從觸發(fā)器
5.4.1 主從D觸發(fā)器
5.4.2 主從JK觸發(fā)器
5.5邊沿觸發(fā)器
5.5.1 負邊沿JK觸發(fā)器
5.5.2 維持一阻塞D觸發(fā)器
5.5.3 T觸發(fā)器
5.6 集成觸發(fā)器的參數(shù)
小結(jié)
習題
第6章 時序邏輯電路
6.1 概述
6.1.1 時序邏輯電路的描述
6.1.2 時序邏輯電路功能的表示方法
6.2 時序邏輯電路分析
6.3 寄存器、鎖存器和移位寄存器
6.3.1 寄存器
6.3.2 鎖存器
6.3.3 移位寄存器
6.4 計數(shù)器
6.4.1 計數(shù)器的分類
6.4.2 同步計數(shù)器
6.4.3 異步計數(shù)器
6.4.4 中規(guī)模集成計數(shù)器
6.5 計數(shù)器的應用
6.6 同步時序電路設計
小結(jié)
習題
第7章 可編程邏輯器件
7.1 存儲邏輯
7.1.1 隨機存儲器
7.1.2 只讀存儲器
7.2 可編程邏輯器件
7.3 PLD的基本概念
7.3.1 PLD的表示方法
7.3.2 PLD的基本結(jié)構(gòu)
7.4 PLD應用
7.4.1 PROM應用
7.4.2 PLA應用
小結(jié)
習題
第8章 數(shù)字系統(tǒng)分析與設計
8.1 數(shù)字系統(tǒng)的基本概念
8.2 數(shù)字系統(tǒng)的設計方法
8.3 數(shù)字系統(tǒng)設計的一般過程
8.4 數(shù)字系統(tǒng)的算法描述
8.4.1 ASM圖符號
8.4.2 ASM圖含義
8.4.3 ASM圖的建立
8.5 數(shù)字系統(tǒng)設計實例
8.5.1 設計步驟
8.5.2 數(shù)字系統(tǒng)設計舉例
小結(jié)
習題
第9章 硬件描述語言VHDL
9.1 VHDL設計描述的基本結(jié)構(gòu)
9.2 VHDL的語言元素
9.2.1 標識符
9.2.2 VHDL數(shù)據(jù)對象
9.2.3 VHDL的數(shù)據(jù)類型
9.2.4 運算符與操作符
9.3 VHDL的基本描述語句
9.3.1 順序描述語句
9.3.2 并發(fā)描述語句
9.4 VHDL結(jié)構(gòu)體的三種描述方式
9.4.1 數(shù)據(jù)流描述方式
9.4.2 結(jié)構(gòu)描述方式
9.4.3 行為描述方式
9.5 有限狀態(tài)機設計
9.5.1 有限狀態(tài)機概述
9.5.2 有限狀態(tài)機設計
小結(jié)
習題
附錄 常用邏輯符號對照表
參考文獻