微機(jī)原理及接口技術(shù)

前言
第1章 微型計(jì)算機(jī)基礎(chǔ)
1.1 計(jì)算機(jī)中的數(shù)制和編碼
1.1.1 計(jì)算機(jī)中的數(shù)制
1.1.2 無符號(hào)數(shù)的表示及運(yùn)算
1.1.3 帶符號(hào)數(shù)的表示
1.1.4 補(bǔ)碼的運(yùn)算
1.1.5 計(jì)算機(jī)中的定點(diǎn)數(shù)和浮點(diǎn)數(shù)
1.1.6 計(jì)算機(jī)中的常用編碼
1.2 微型計(jì)算機(jī)的分類與組成
1.2.1 微型計(jì)算機(jī)系統(tǒng)的分類
1.2.2 微型計(jì)算機(jī)系統(tǒng)的組成
1.3 微型計(jì)算機(jī)的基本工作原理
習(xí)題
第2章 80X86及ARM微處理器
2.1 Intel系列微處理器概述
2.2 8086/8088微處理器
2.2.1 8086CPU引腳及其功能
2.2.2 8086CPU的基本結(jié)構(gòu)
2.2.3 8086CPU的存儲(chǔ)器組織
2.2.4 8086CPU的I/O組織
2.2.5 8086CPU最大模式和最小模式下的基本配置
2.2.6 8086CPU的內(nèi)部時(shí)序
2.2.7 8086與8088CPU的主要區(qū)別
2.3 ARM微處理器
2.3.1 S3C44B0XCPU的引腳及其功能
2.3.2 S3C44B0XCPU的基本結(jié)構(gòu)
2.3.3 S3C44B0XCPU的工作方式
2.3.4 S3C44B0XCPU的內(nèi)部寄存器
習(xí)題
第3章 8086/8088指令系統(tǒng)
3.1 8086/8088CPU的尋址方式
3.1.1 尋址方式概述
3.1.2 與數(shù)據(jù)有關(guān)的尋址方式
3.2 8086/8088的指令系統(tǒng)
3.2.1 數(shù)據(jù)傳送指令
3.2.2 算術(shù)運(yùn)算指令
3.2.3 邏輯指令
3.2.4 串操作指令
3.2.5 程序控制指令
3.2.6 處理器控制指令
習(xí)題
第4章 匯編語言程序設(shè)計(jì)
4.1 匯編語言程序設(shè)計(jì)概述
4.1.1 匯編語句的種類和格式
4.1.2 匯編語言程序設(shè)計(jì)一般步驟
4.1.3 匯編語言程序的基本結(jié)構(gòu)
4.2 匯編語言的表達(dá)式
4.2.1 數(shù)值表達(dá)式
4.2.2 地址表達(dá)式
4.3 偽指令
4.3.1 數(shù)據(jù)定義偽指令
4.3.2 符號(hào)定義偽指令
4.3.3 其他功能偽指令
4.3.4 匯編語言程序結(jié)構(gòu)
4.4 宏指令
4.4.1 宏定義
4.4.2 宏調(diào)用
4.4.3 宏擴(kuò)展
4.4.4 宏定義與宏調(diào)用中的參數(shù)
4.5 系統(tǒng)功能調(diào)用
4.5.1 概述
4.5.2 常用的輸入/輸出系統(tǒng)功能調(diào)用
4.6 匯編語言程序設(shè)計(jì)
4.6.1 順序結(jié)構(gòu)程序設(shè)計(jì)
4.6.2 分支結(jié)構(gòu)程序設(shè)計(jì)
4.6.3 循環(huán)結(jié)構(gòu)程序設(shè)計(jì)
4.6.4 子程序設(shè)計(jì)
4.7 實(shí)用程序設(shè)計(jì)舉例
4.8 匯編語言程序的開發(fā)過程
4.8.1 上機(jī)開發(fā)過程
4.8.2 常用開發(fā)軟件介紹
習(xí)題
第5章 存儲(chǔ)器
5.1 存儲(chǔ)器的分類
5.1.1 按存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的作用分類
5.1.2 按存取方式分類
5.1.3 按存儲(chǔ)介質(zhì)分類
5.2 存儲(chǔ)器的主要指標(biāo)
5.3 讀/寫存儲(chǔ)器RAM
5.3.1 RAM基本存儲(chǔ)電路
5.3.2 RAM的結(jié)構(gòu)及譯碼方式
5.3.3 典型RAM芯片
5.4 只讀存儲(chǔ)器ROM
5.4.1 掩膜式的ROM
5.4.2 可編程的ROM
5.4.3 可擦除可編程的ROM
5.4.4 電可擦除可編程的ROM
5.4.5 閃速存儲(chǔ)器F1ashMemory
5.5 高速緩沖存儲(chǔ)器Cache
5.5.1 Cache的工作原理
5.5.2 Cache的組織結(jié)構(gòu)
5.6 存儲(chǔ)器芯片的擴(kuò)展方法
5.7 微處理器8086/8088與存儲(chǔ)器的連接
5.7.1 CPU與存儲(chǔ)器的連接要求
5.7.2 CPU與靜態(tài)隨機(jī)存取存儲(chǔ)器的連接實(shí)例
習(xí)題
第6章 輸入/輸出接口技術(shù)
6.1 計(jì)算機(jī)接口概述
6.1.1 接口的功能及組成
6.1.2 I/O端口的編址方式
6.2 微機(jī)與外設(shè)之間的數(shù)據(jù)傳送方式
6.2.1 無條件傳送方式
6.2.2 查詢傳送方式
6.2.3 中斷傳送方式
6.2.4 直接存儲(chǔ)器存取（DMA）方式
6.2.5 I/O處理器控制方式
6.3 可編程定時(shí)/計(jì)數(shù)器接口芯片8253
6.3.1 定時(shí)/計(jì)數(shù)概述
6.3.2 8253的內(nèi)部結(jié)構(gòu)和外部引腳
6.3.3 8253的控制字
6.3.4 8253的初始化編程
6.3.5 8253的工作方式
6.3.6 8253應(yīng)用舉例
6.4 可編程并行接口芯片8255A
6.4.1 8255A的功能
6.4.2 8255A的內(nèi)部結(jié)構(gòu)及外部引腳
6.4.3 8255A的控制字與狀態(tài)字
6.4.4 8255A的初始化編程
6.4.5 8255A的工作方式
6.4.6 8255A應(yīng)用舉例
6.5 串行通信
6.5.1 串行通信基礎(chǔ)
6.5.2 串行通信工作方式
6.5.3 RS-232C標(biāo)準(zhǔn)
6.5.4 長距離串行通信
6.6 可編程串行接口芯片8251A
6.6.1 8251A的主要功能
6.6.2 8251A的內(nèi)部結(jié)構(gòu)及外部引腳
6.6.3 8251A的工作方式及控制字
6.6.4 8251A應(yīng)用舉例
習(xí)題
第7章 中斷系統(tǒng)
7.1 中斷系統(tǒng)的基本概念
7.1.1 中斷概念
7.1.2 中斷處理的過程
7.2 8086CPU的中斷系統(tǒng)
7.2.1 8086CPU的中斷源
7.2.2 8086CPU中斷處理過程
7.2.3 中斷向量與中斷類型號(hào)
7.3 中斷控制器8259A
7.3.1 8259A的外部引腳和內(nèi)部結(jié)構(gòu)
7.3.2 8259A的中斷工作方式
7.3.3 8259A的編程
7.3.4 8259A應(yīng)用舉例
習(xí)題
第8章 微機(jī)中的DMA系統(tǒng)
8.1 DMA系統(tǒng)概述
8.1.1 DMA方式的基本工作過程
8.1.2 DMA方式的操作步驟
8.2 可編程DMA控制器8237
8.2.1 8237的結(jié)構(gòu)、引腳及功能
8.2.2 8237的內(nèi)部寄存器
8.2.3 8237內(nèi)部的接口地址分配
8.2.4 8237的應(yīng)用
習(xí)題
第9章 數(shù)/模（D/A）和模/數(shù)（A/D）轉(zhuǎn)換器
9.1 D/A和A/D轉(zhuǎn)換器在微機(jī)控制系統(tǒng)中的作用
9.2 D/A轉(zhuǎn)換器接口
9.2.1 D/A轉(zhuǎn)換的基本原理
9.2.2 D/A轉(zhuǎn)換器的主要性能指標(biāo)
9.2.3 D/A轉(zhuǎn)換器DAC0832
9.2.4 D/A轉(zhuǎn)換器DAC1210
9.3 A/D轉(zhuǎn)換器
9.3.1 A/D轉(zhuǎn)換的基本原理
9.3.2 A/D轉(zhuǎn)換器的主要性能指標(biāo)
9.3.3 A/D轉(zhuǎn)換器ADC0809
9.3.4 A/D轉(zhuǎn)換器AD574A
習(xí)題
第10章 總線技術(shù)
10.1 總線技術(shù)概述
10.1.1 總線基本概念及標(biāo)準(zhǔn)
10.1.2 面向總線結(jié)構(gòu)的優(yōu)點(diǎn)
10.1.3 總線控制原理
10.2 系統(tǒng)總線
10.2.1 ISA總線
10.2.2 EISA總線
10.2.3 VESA總線
10.2.4 PCI總線
10.3 外部通信總線
10.3.1 EPP并行接口
10.3.2 USB外設(shè)總線
習(xí)題
附錄
附錄A 8086/8088指令系統(tǒng)表
附錄B ASCII碼字符表
參考文獻(xiàn)