C語(yǔ)言程序設(shè)計(jì)

定　價(jià)：￥32.00

作　者：	方紅琴楊玉蓓
出版社：	華中科技大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	工學(xué) 計(jì)算機(jī) 教材研究生/本科/專(zhuān)科教材

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787560984971	出版時(shí)間：	2013-03-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	280	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《應(yīng)用型本科信息大類(lèi)專(zhuān)業(yè)“十二五”規(guī)劃教材·21世紀(jì)普通高等教育優(yōu)秀教材：C語(yǔ)言程序設(shè)計(jì)》對(duì)傳統(tǒng)的C語(yǔ)言程序設(shè)計(jì)教材在結(jié)構(gòu)和內(nèi)容方面進(jìn)行了調(diào)整，充分考慮了應(yīng)用型本科院校的教學(xué)現(xiàn)狀及其學(xué)生的學(xué)習(xí)規(guī)律，使其更適于應(yīng)用型本科院校的教學(xué)?！禖語(yǔ)言程序設(shè)計(jì)》最重要的特點(diǎn)是理論與實(shí)踐相結(jié)合，讓學(xué)生在實(shí)踐中理解和掌握理論，這也更加符合應(yīng)用型本科院校學(xué)生的認(rèn)知規(guī)律?！稇?yīng)用型本科信息大類(lèi)專(zhuān)業(yè)“十二五”規(guī)劃教材·21世紀(jì)普通高等教育優(yōu)秀教材：C語(yǔ)言程序設(shè)計(jì)》共11章，主要包括C語(yǔ)言程序設(shè)計(jì)基礎(chǔ)，數(shù)據(jù)類(lèi)型、運(yùn)算符和表達(dá)式，數(shù)據(jù)的輸入/輸出，選擇結(jié)構(gòu)，循環(huán)結(jié)構(gòu)，函數(shù)，數(shù)組，指針，編譯預(yù)處理，結(jié)構(gòu)體及文件等內(nèi)容。為了方便教學(xué)，本書(shū)還配有電子課件等教學(xué)資源包，任課教師和學(xué)生可以登錄我們愛(ài)讀網(wǎng)免費(fèi)注冊(cè)下載，也可以發(fā)郵件至索取。本書(shū)既適用于應(yīng)用型本科院校信息大類(lèi)相關(guān)專(zhuān)業(yè)的師生，也適用于以提高實(shí)踐能力為主的培訓(xùn)班的師生及C語(yǔ)言自學(xué)者等。

作者簡(jiǎn)介

　　方紅琴老師，任教于北京工業(yè)大學(xué)耿丹學(xué)院，有豐富的教學(xué)經(jīng)驗(yàn)，本書(shū)也是該校教學(xué)改革項(xiàng)目的相關(guān)成果之一。楊玉蓓老師，任教于武漢工程大學(xué)郵電與信息工程學(xué)院，為該校機(jī)電學(xué)部計(jì)算機(jī)教研室主任，有多年的教學(xué)經(jīng)驗(yàn)。

圖書(shū)目錄

第0章緒論
0.1 傳統(tǒng)設(shè)計(jì)方法與EDA設(shè)計(jì)方法的區(qū)別
0.2 常用硬件描述語(yǔ)言
第1章 EDA工具軟件Quartus II
1.1 安裝Quartus II 6.0軟件
1.2 Quartus II 6.0軟件應(yīng)用向?qū)?br />1.3 嵌入式邏輯分析儀的使用方法
1.4 原理圖輸入設(shè)計(jì)方法
習(xí)題
第2章大規(guī)?？删幊踢壿嬈骷?br />2.1 可編程邏輯器件概述
2.2 復(fù)雜可編程邏輯器件
2.3 現(xiàn)場(chǎng)可編程門(mén)陣列
2.4 CPLD和FPGA器件的編程與配置
2.5 FPGA/CPLD器件的測(cè)試技術(shù)
2.6 FPGA和CPLD器件的開(kāi)發(fā)應(yīng)用選擇
習(xí)題
第3章 VHDL基本結(jié)構(gòu)
3.1 VHDL概述
3.2 設(shè)計(jì)實(shí)體
3.3 結(jié)構(gòu)體
3.4 VHDL結(jié)構(gòu)體的子結(jié)構(gòu)
3.5 子程序結(jié)構(gòu)
3.6 庫(kù)和程序包
3.7 配置
習(xí)題
第4章 VHDL語(yǔ)言要素
4.1 VHDL數(shù)據(jù)對(duì)象
4.2　VHDL數(shù)據(jù)類(lèi)型
4.3 VHDL操作符
習(xí)題
第5章 VHDL順序語(yǔ)句
5.1 賦值語(yǔ) 句
5.2 流程控制語(yǔ)句
5.3 WAIT語(yǔ)句
5.4 ASSERT語(yǔ)句
5.5 RETURN語(yǔ)句
5.6 NULL語(yǔ)句
習(xí)題
第6章 VHDL并行語(yǔ)句
6.1 進(jìn)程語(yǔ)句
6.2 塊語(yǔ)句
6.3 并行信號(hào)賦值語(yǔ)句
6.4 子程序和并行過(guò)程調(diào)用語(yǔ)句
6.5 元件例化語(yǔ)句
6.6 生成語(yǔ)句
習(xí)題
第7章組合邏輯電路模塊
7.1 門(mén)電路
7.2 編碼器、譯碼器、選擇器電路
習(xí)題
第8章時(shí)序邏輯電路設(shè)計(jì)
8.1 觸發(fā)器
8.2 寄存器
8.3 計(jì)數(shù)器
8.4 有限狀態(tài)機(jī)
8.5 有限狀態(tài)機(jī)的基本描述
8.6 MOORE型狀態(tài)機(jī)
8.7 MEALY型狀態(tài)機(jī)
8.8 MEALY型和MOORE型狀態(tài)機(jī)的變種
8.9 異步狀態(tài)機(jī)
習(xí)題
第9章 EDA技術(shù)的綜合應(yīng)用
9.1 顯示電路設(shè)計(jì)
9.2 多路彩燈控制器的設(shè)計(jì)
9.3 智力搶答器的設(shè)計(jì)
9.4 量程自動(dòng)轉(zhuǎn)換數(shù)字式頻率計(jì)的設(shè)計(jì)
9.5 用8×8行共陰、列共陽(yáng)雙色點(diǎn)陣發(fā)光器件顯示漢字
9.6 音樂(lè)發(fā)生器的設(shè)計(jì)
習(xí)題
第10章 Verilog HDL
10.1 Verilog HDL程序模塊結(jié)構(gòu)
10.2 Verilog HDL的詞法
10.3 Verilog HDL的語(yǔ)句
10.4 不同抽象級(jí)別的Verilog HDL模型
習(xí)題
第11章宏模塊的應(yīng)用
11.1 宏模塊概述
11.2 存儲(chǔ)器設(shè)計(jì)
11.3 乘法器設(shè)計(jì)
11.4 鎖相環(huán)設(shè)計(jì)
第12章 SoPC技術(shù)與應(yīng)用基礎(chǔ)
12.1 SoPC技術(shù)發(fā)展概況
12.2 SoPC技術(shù)的應(yīng)用
12.3 Nios II簡(jiǎn)介
12.4 SoPC設(shè)計(jì)流程與支持Nios II的FPGA器件
附錄A VHDL語(yǔ)言的保留字
參考文獻(xiàn)