單片機原理及工程設計方法

第1章 CPU與存儲器的組織原理
1.1 CPU的組成與工作原理
1.1.1 CPIJ的控制器
1.1.2 CPU的運算器
1.2 CPU的機器指令與編程語言
1.2.1 CPU的機器指令
1.2.2 編程語言及其可移值性
1.3 CPU與存儲器的組織原理概述
1.3.1 CPU的兩種存儲器
1.3.2 CPU與存儲器的分類和組織方法
1.4 存儲器映射到CPU地址空間的方法
1.4.1 CPU的三總線以及存儲器的存取結構
1.4.2 存儲器映射到CPU地址空間的方法
思考題與習題l
第2章 8051CPU與存儲器的組織及訪問
2.1 8051CPU對存儲器的分類以及地址空間
2.1.1 嵌入式微處理器的概念、選型以及應用方法
2.1.2 8051CPU對存儲器的分類以及地址空間
2.2 程序地址空間中存儲器的映射與訪問
2.2.1 程序地址空間中存儲器的映射
2.2.2 程序存儲器的訪問
2.2.3 8051CPU的控制轉移指令
2.3 低速數(shù)據(jù)地址空間中存儲器的映射與訪問
2.3.1 低速數(shù)據(jù)地址空間中存儲器的映射
2.3.2 低速數(shù)據(jù)存儲器的訪問
2.4 高速數(shù)據(jù)地址空間中存儲器的映射與訪問
2.4.1 低128RAM的訪問
2.4.2 SFR映射的地址及訪問
2.4.3 8051CPU的數(shù)據(jù)操作指令
思考題與習題2
第3章 8051單片機的程序設計與仿真
3.1 Keil UViSion3集成開發(fā)環(huán)境
3.1.1 BUild模式
3.1.2 DebUg模式
3.2 匯編語言程序設計
3.2.1 A51宏匯編器及其應用
3.2.2 BL51鏈接器及其應用
3.2.3 匯編語言程序設計
3.3 C51程序設計
3.3.1 C51變量定義的標準格式與定義方法
3.3.2 C51的庫函數(shù)及應用舉例
3.3.3 C5l函數(shù)的定義以及中斷函數(shù)與可重人函數(shù)
3.3.4 C5l函數(shù)指針與指針函數(shù)的定義與應用
3.3.5 C51程序設計
3.3.6 C51程序調(diào)用匯編語言程序
思考題與習題3
第4章 單片機硬件接口的設計思想與方法以及并行端口的工程應用
4.1 單片機硬件接口的設計思想與方法
4.1.1 單片機硬件接口的設計思想
4.1.2單片機硬件接口的設計方法
4.2. 8051單片機的并行端口與引腳
4.2.1 P0并行端口與P0引腳
4.2.2 P1并行端口與P1引腳
4.2.3 P2并行端口與P2引腳
4.2.4 P3并行端口與P3引腳
4.3 單片機通過并行端口間接訪問片外外圍的工程設計與軟件仿真
4.3.1 單片機與鍵盤接口的程序設計與仿真
4.3.2 單片機與LCD顯示器的接口設計方法
思考題與習題4
第5章 8051單片機的中斷系統(tǒng)
5.1 中斷系統(tǒng)的一般結構與工作原理
5.1.1 工程實際中硬件中斷的必要性
5.1 2中斷系統(tǒng)的一般結構與工作原理
5.2 8051單片機的中斷系統(tǒng)與中斷服務程序設計
5.2.1 8051單片機的中斷系統(tǒng)
5.2.2 外部中斷的工程應用
思考題與習題5
第6章 8051單片機定時器／計數(shù)器的工程應用
6.1 8051單片機定時器／計數(shù)器的工作原理
6.1.1 定時器／計數(shù)器的一般結構與工作原理
6.1.2 8051單片機定時器／計數(shù)器的工作模式
6.2 定時器／計數(shù)器的工程應用
6.2.1 定時掃描外部事件
6.2.2 輸出方波
6.2.3 測量脈沖高電平的寬度
6.2.4 測量矩形波信號的周期
思考題與習題6
第7章 8051單片機串行口的工程應用
7.1 串行口的串行發(fā)送和串行接收
7.1.1 串行數(shù)據(jù)的幀格式以及串行發(fā)送
7.1.2 串行接收與通信雙方波特率的精度
7.1.3 串行口的工作模式
7.2 805l單片機串行口的工程應用
7.2.1 工程應用中串行通信的一般方法
7.2.2 ASCII數(shù)據(jù)包串行通信程序的設計與仿真
7.2.3 十六進制數(shù)據(jù)包串行通信程序設計與仿真
思考題與習題7
參考文獻