數(shù)字系統(tǒng)設(shè)計與SOPC技術(shù)

定　價：￥30.00

作　者：	宋彩利，康磊主編
出版社：	西安交通大學出版社
叢編項：
標　簽：	計算機/網(wǎng)絡(luò) 網(wǎng)絡(luò)配置與管理網(wǎng)絡(luò)與數(shù)據(jù)通信

購買這本書可以去

ISBN：	9787560543956	出版時間：	2012-10-01	包裝：	平裝
開本：	16開	頁數(shù)：	300	字數(shù)：

內(nèi)容簡介

　　《數(shù)字系統(tǒng)設(shè)計與SOPC技術(shù)》以FPGA和SOPC的設(shè)計技術(shù)為主線，介紹了采用Verilog HDL為硬件編程語言進行數(shù)字系統(tǒng)設(shè)計的方法和使用SOPC技術(shù)設(shè)計計算機應(yīng)用系統(tǒng)的過程和方法。主要內(nèi)容包括數(shù)字系統(tǒng)設(shè)計方法和步驟；EDA開發(fā)環(huán)境介紹；Verilog的語法及使用規(guī)則；常用組合和時序邏輯電路設(shè)計；計算機中運算器、存儲器設(shè)計，直至設(shè)計RISC系統(tǒng)的計算機；SOPC系統(tǒng)基本知識與設(shè)計步驟；NIOS Ⅱ常用外設(shè)編程，用SOPC技術(shù)構(gòu)建滿足任務(wù)要求的計算機應(yīng)用系統(tǒng)，達到對SOPC的靈活應(yīng)用?！稊?shù)字系統(tǒng)設(shè)計與SOPC技術(shù)》從教學和工程角度出發(fā)，力圖做到理論與實際相結(jié)合，將FPGA和SOPC設(shè)計技術(shù)應(yīng)用于計算機應(yīng)用系統(tǒng)的開發(fā)中，縮小學校教學與實際項目開發(fā)的距離，使學生為今后的EDA開發(fā)和就業(yè)打下良好的基礎(chǔ)。本教材可作為高等院校工科學生的教材，也可用作工程技術(shù)人員進行EDA項目開發(fā)的參考書。

作者簡介

暫缺《數(shù)字系統(tǒng)設(shè)計與SOPC技術(shù)》作者簡介

圖書目錄

第1章 FPGA數(shù)字系統(tǒng)設(shè)計
1.1 數(shù)字系統(tǒng)設(shè)計方法簡介
1.2 FPGA結(jié)構(gòu)和工作原理
1.2.1 FPGA工作原理
1.2.2 CycloneⅡ系列FPGA內(nèi)部結(jié)構(gòu)
1.3 FPGA設(shè)計流程
第2章 Verilog HDL程序設(shè)計
2.1 Verilog HDL程序的基本結(jié)構(gòu)
2.1.1 模塊端口定義
2.1.2 模塊內(nèi)容
2.2 Verilog HDL的數(shù)據(jù)類型
2.2.1 常量
2.2.2 變量
2.3 Verilog HDL的運算符
2.4 Verilog HDL的基本語句
2.4.1 賦值語句
2.4.2 條件語句
2.4.3 循環(huán)語句
2.4.4 結(jié)構(gòu)聲明語句
2.4.5 編譯預處理語句
2.5 模塊化程序設(shè)計
第3章 EDA開發(fā)環(huán)境簡介
3.1 DE2-70開發(fā)板簡介
3.2 軟件集成開發(fā)環(huán)境簡介
3.2.1 軟件的安裝
3.2.2 驅(qū)動程序安裝
3.3 Quartus Ⅱ設(shè)計步驟
3.3.1 設(shè)計介紹
3.3.2 設(shè)計過程
第4章常用組合和時序邏輯電路設(shè)計
4.1 編碼器
4.2 譯碼器
4.2.1 二進制譯碼器
4.2.2 十進制譯碼器
4.2.3 七段譯碼器
4.3 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
4.3.1 數(shù)據(jù)選擇器
4.3.2 數(shù)據(jù)分配器
4.4 數(shù)據(jù)比較器
4.5 奇偶產(chǎn)生／校驗電路
4.6 觸發(fā)器
4.6.1 基本R-S觸發(fā)器
4.6.2 D觸發(fā)器
4.6.3 J-K觸發(fā)器
4.6.4 T觸發(fā)器
4.7 計數(shù)器
4.7.1 常用二進制計數(shù)器
4.7.2 可預置加減計數(shù)器
4.7.3 特殊功能計數(shù)器
4.8 寄存器
4.8.1 基本寄存器
4.8.2 移位寄存器
4.9 分頻器
4.9.1 偶數(shù)分頻器
4.9.2 奇數(shù)分頻器
4.9.3 任意整數(shù)分頻器
第5章運算器設(shè)計
5.1 加法器
5.1.1 常用加法器
5.1.2 串行加法器
5.1.3 超前進位加法器
5.2 減法器
5.3 乘法器
5.3.1 原碼乘法器
5.3.2 補碼乘法器
5.3.3 陣列乘法器
5.4 除法器
5.4.1 原碼除法器
5.4.2 補碼除法器
5.4.3 陣列除法器
第6章存儲器設(shè)計
第7章模型機設(shè)計
第8章 SOPC系統(tǒng)設(shè)計
第9章 NIOS Ⅱ常用外設(shè)編程