DSP技術原理及應用教程（第3版）

第1章 緒論
1.1 數(shù)字信號處理
1.2 數(shù)字信號處理器
1.2.1 DSP芯片的特點
1.2.2 DSP芯片的分類及選擇
1.3 定點DSP的數(shù)據(jù)格式
1.4 DSP芯片的發(fā)展及應用
1.4.1 DSP芯片的發(fā)展
1.4.2 DSP芯片的應用
1.5 TMS320系列DSP發(fā)展概述
1.5.1 TMS320C2000系列簡介
1.5.2 TMS320C5000系列簡介
1.5.3 TMS320C6000系列簡介
1.5.4 TMS320C5000DSP+RISC
1.5.5 TI公司的其他DSP芯片簡介
習題
第2章 TMS320C54x的結構原理
2.1 TMS320C54x的內(nèi)部結構及主要特性
2.1.1 TMS320C54x的內(nèi)部結構
2.1.2 TMS320C54x的主要特性
2.2 總線結構
2.3 存儲系統(tǒng)
2.3.1 存儲器空間
2.3.2 程序存儲器
2.3.3 數(shù)據(jù)存儲器
2.3.4 110空間
2.4 中央處理單元（CPU）
2.4.1 CPU狀態(tài)和控制寄存器
2.4.2 算術邏輯單元（ALU）
2.4.3 累加器A和B
2.4.4 桶形移位器
2.4.5 乘法器／加法器單元
2.4.6 比較、選擇和存儲單元
2.4.7 指數(shù)編碼器
2.4.8 地址發(fā)生器
2.5 片內(nèi)外設
2.5.1 通用I/O口
2.5.2 定時器
2.5.3 時鐘發(fā)生器
2.5.4 軟件可編程等待狀態(tài)發(fā)生器
2.5.5 存儲器組切換邏輯
2.5.6 HPI接口
2.5.7 串行接口
2.5.8 JTAG接口
2.6 中斷系統(tǒng)
2.6.1 中斷系統(tǒng)概述
2.6.2 中斷標志寄存器（IFR）及中斷屏蔽寄存器（IMR）
2.6.3 接收應答中斷請求及中斷處理
2.6.4 重新映射中斷向量地址
2.7 流水線結構
習題
第3章 TMS320C54x硬件系統(tǒng)設計
3.1 TMS320C54x硬件系統(tǒng)組成部分
3.2 TMS320C54x的時鐘及復位電路設計
3.2.1 時鐘電路設計
3.2.2 復位電路設計
3.3 供電系統(tǒng)設計
3.4 外部存儲器和I/O擴展設計
3.4.1 外擴數(shù)據(jù)存儲器電路設計
3.4.2 外擴程序存儲器電路設計
3.4.3 110（輸入／輸出接口）擴展電路設計
3.5 A/D和D/A接口設計
3.6 3.3 V和5V混合邏輯設計
3.7 JTAG在線仿真調(diào)試接口電路設計
習題
第4章 TMS320C54x指令系統(tǒng)
4.1 指令系統(tǒng)概述
4.2 匯編源程序格式
4.2.1 匯編源程序語句格式
4.2.2 匯編語言常量
4.2.3 字符串
……
第5章 TMS320C54x的軟件開發(fā)與設計
第6章 匯編語言程序設計
第7章 TMS320C54x的開發(fā)應用
第8章 DSP集成開發(fā)環(huán)境CCS及其使用
第9章 DSP技術原理及開發(fā)基礎實驗
附錄A TMS320C54x指令表
附錄B TMS320系列產(chǎn)品命名
附錄C 條件指令所用到的條件和相應的操作數(shù)符號表
參考文獻