SiP系統(tǒng)級封裝設(shè)計與仿真：Mentor Expedition Enterprise Flow 高級應(yīng)用指南

定　價：￥69.00

作　者：	李揚，劉楊著
出版社：	電子工業(yè)出版社
叢編項：
標　簽：	計算機與互聯(lián)網(wǎng) 專用軟件

購買這本書可以去

ISBN：	9787121168413	出版時間：	2012-05-01	包裝：	平裝
開本：	16開	頁數(shù)：	416	字數(shù)：

內(nèi)容簡介

　　《SiP系統(tǒng)級封裝設(shè)計與仿真：Mentor Expedition Enterprise Flow 高級應(yīng)用指南》重點基于Mentor Expedition Enterprise Flow設(shè)計平臺，介紹了SiP設(shè)計與仿真的全流程。特別對鍵合線（Wire Bonding）、芯片堆疊（Die Stacks）、腔體（Cavity）、倒裝焊（Flip Chip）及重分布層（RDL）、埋入式無源元件（Embedded Passive Component）、參數(shù)化射頻電路（RF）、多版圖項目管理、多人實時協(xié)同設(shè)計（Xtreme）、3D實時DRC等最新的SiP設(shè)計技術(shù)及方法做了詳細的闡述。在本書的最后一章介紹了SiP仿真技術(shù)，并通過實例闡述了SiP的仿真方法。本書適合SiP設(shè)計用戶、封裝及MCM設(shè)計用戶，PCB設(shè)計的高級用戶，所有對SiP技術(shù)感興趣的設(shè)計者和課題領(lǐng)導(dǎo)者，以及尋求系統(tǒng)小型化、低功耗、高性能解決方案的科研工作者。

作者簡介

暫缺《SiP系統(tǒng)級封裝設(shè)計與仿真：Mentor Expedition Enterprise Flow 高級應(yīng)用指南》作者簡介

圖書目錄

第1章　Mentor公司SiP設(shè)計仿真平臺
1.1　從Package到SiP的發(fā)展
1.2　Mentor公司SiP技術(shù)的發(fā)展
1.3　Mentor SiP設(shè)計與仿真平臺
1.3.1　平臺簡介
1.3.2　原理圖輸入
1.3.3　系統(tǒng)設(shè)計協(xié)同
1.3.4　SiP版圖設(shè)計
1.3.5　信號完整性和電源完整性仿真
1.3.6　熱分析仿真
1.3.7　Mentor SiP設(shè)計仿真平臺的優(yōu)勢和先進性
1.4　在Mentor SiP平臺中完成的項目介紹
第2章　封裝基礎(chǔ)知識
2.1　封裝的定義與功能
2.2　封裝技術(shù)的演變與發(fā)展
2.3　SiP及其相關(guān)技術(shù)
2.3.1　SiP技術(shù)的出現(xiàn)
2.3.2　SoC與SiP
2.3.3　SiP相關(guān)的技術(shù)
2.4　封裝市場發(fā)展
2.5　封裝廠家
2.5.1　傳統(tǒng)封裝廠家
2.5.2　不同領(lǐng)域的SiP封裝企業(yè)
2.6　裸芯片提供商
第3章　SiP生產(chǎn)流程
3.1　BGA—主流的SiP封裝形式
3.2　SiP 封裝生產(chǎn)流程
3.3　SiP封裝的三要素
第4章　新興封裝技術(shù)
4.1　TSV（硅通孔）技術(shù)
4.1.1　TSV介紹
4.1.2　TSV技術(shù)特點
4.1.3　TSV的應(yīng)用領(lǐng)域和前景
4.2　IPD（Integrated Passive Device）技術(shù)
4.2.1　IPD介紹
4.2.2　IPD的優(yōu)勢
4.3　PoP（Package on Package）技術(shù)
4.3.1　3D SiP的局限性
4.3.2　PoP的應(yīng)用
4.3.3　PoP設(shè)計的重點
4.4　代表電子產(chǎn)品（蘋果A4處理器）
第5章　SiP設(shè)計與仿真流程
5.1　SiP的設(shè)計與仿真流程
5.2　Mentor環(huán)境中的設(shè)計與仿真流程
5.2.1　庫的建立
5.2.2　原理圖設(shè)計
5.2.3　版圖設(shè)計
5.2.4　設(shè)計仿真
第6章　中心庫的建立及管理
6.1　中心庫的結(jié)構(gòu)
6.2　Dashboard介紹
6.3　原理圖符號庫的建立
6.4　裸芯片Cell庫的建立
6.4.1　創(chuàng)建裸芯片Padstack
6.4.2　創(chuàng)建裸芯片Cell
6.5　BGA Cell庫的建立
6.5.1　創(chuàng)建BGA Padstack
6.5.2　手工創(chuàng)建BGA Cell
6.5.3　使用Die Wizard創(chuàng)建BGA Cell
6.5.4　LP Wizard專業(yè)建庫工具
6.6　Part庫的建立
6.7　通過Part創(chuàng)建Cell
第7章　原理圖輸入
7.1　網(wǎng)表輸入
7.2　基本原理圖輸入
7.2.1　啟動DxDesigner
7.2.2　新建項目
7.2.3　設(shè)計檢查
7.2.4　設(shè)計規(guī)則設(shè)置
7.2.5　設(shè)計打包Package
7.2.6　輸出Partlist
7.2.7　原理圖中文輸入
7.2.8　進入版圖設(shè)計環(huán)境
7.3　基于DxDataBook的原理圖輸入
7.3.1　DxDataBook介紹
7.3.2　DxDataBook使用
7.3.3　元器件屬性的校驗和更新
第8章　多版圖項目管理與原理圖多人協(xié)同設(shè)計
8.1　多版圖項目管理
8.1.1　SiP與PCB協(xié)同設(shè)計的需求
8.1.2　多版圖項目設(shè)計流程
8.2　原理圖多人協(xié)同設(shè)計
8.2.1　協(xié)同設(shè)計的思路
8.2.2　原理圖多人協(xié)同設(shè)計的操作方法
第9章　版圖的創(chuàng)建與設(shè)置
9.1　創(chuàng)建版圖模板
9.1.1　版圖模板定義
9.1.2　創(chuàng)建SiP版圖模板
9.2　創(chuàng)建版圖項目
9.2.1　創(chuàng)建SiP項目
9.2.2　進入版圖設(shè)計環(huán)境
9.3　版圖相關(guān)設(shè)置與操作
9.3.1　版圖License控制介紹
9.3.2　鼠標操作方法
9.3.3　三種常用操作模式
9.3.4　顯示控制 Display Control
9.3.5　編輯控制 Editor Control
9.3.6　參數(shù)設(shè)置 Setup Parameters
9.4　版圖布局
9.4.1　元器件布局
9.4.2　網(wǎng)絡(luò)自動優(yōu)化
9.5　版圖中直接查看原理圖-eDxD View
9.6　版圖中文輸入
第10章　約束規(guī)則管理
10.1　CES約束編輯系統(tǒng)
10.2　方案Scheme
10.2.1　創(chuàng)建方案Scheme
10.2.2　在版圖設(shè)計中應(yīng)用Scheme
10.3　定義基板的層疊及其物理參數(shù)
10.4　網(wǎng)絡(luò)類規(guī)則 Net Class
10.4.1　創(chuàng)建網(wǎng)絡(luò)類并指定網(wǎng)絡(luò)到網(wǎng)絡(luò)類
10.4.2　定義網(wǎng)絡(luò)類規(guī)則
10.5　間距規(guī)則 Clearance
10.5.1　間距規(guī)則的創(chuàng)建與設(shè)置
10.5.2　通用間距規(guī)則
10.5.3　網(wǎng)絡(luò)類到網(wǎng)絡(luò)類間距規(guī)則
10.6　約束類 Constraint Class
10.6.1　新建約束類并指定網(wǎng)絡(luò)到約束類
10.6.2　電氣約束分類
10.6.3　編輯約束組
10.7　CES和版圖數(shù)據(jù)交互
第11章　Wire Bonding設(shè)計
11.1　Wire Bonding概述
11.2　Bond Wire 模型
11.2.1　Bond Wire模型定義
11.2.2　Bond Wire模型參數(shù)
11.3　Wire Bonding工具欄及其應(yīng)用
11.3.1　手動添加Bond Wire
11.3.2　移動及旋轉(zhuǎn)Bond Pad
11.3.3　自動添加Bond Wire及Power Ring
11.3.4　Bond Wire規(guī)則設(shè)置
11.3.5　實時Bond Wire編輯器Wire Model Editor
第12章　腔體及芯片堆疊設(shè)計
12.1　腔體Cavity
12.1.1　腔體的定義
12.1.2　腔體的創(chuàng)建
12.1.3　將芯片放置到腔體中
12.1.4　在腔體中鍵合
12.1.5　埋入式腔體設(shè)計及將分立器件埋入基板
12.2　芯片堆疊
12.2.1　芯片堆疊的概念
12.2.2　芯片堆疊的創(chuàng)建
12.2.3　并排堆疊芯片
12.2.4　調(diào)整堆疊中芯片的相對位置
12.2.5　芯片堆疊的鍵合
第13章　FlipChip及RDL設(shè)計
13.1　FlipChip的概念及特點
13.2　RDL的概念
13.3　RDL設(shè)計
13.3.1　Bare Die及RDL庫的建立
13.3.2　RDL原理圖設(shè)計
13.3.3　RDL版圖設(shè)計
13.4　FlipChip設(shè)計
13.4.1　FlipChip原理圖設(shè)計
13.4.2　FlipChip版圖設(shè)計
第14章　布線與敷銅
14.1　布線
14.1.1　布線綜述
14.1.2　手工布線
14.1.3　Plow布線模式
14.1.4　Gloss平滑模式
14.1.5　固定Fix和鎖定Lock
14.1.6　層的切換
14.1.7　移動導(dǎo)線和過孔
14.1.8　電路復(fù)制
14.1.9　半自動布線
14.1.10　自動布線
14.1.11　差分對布線
14.1.12　長度控制布線
14.2　敷銅
14.2.1　敷銅定義
14.2.2　敷銅設(shè)置
14.2.3　繪制敷銅形狀
14.2.4　修改敷銅形狀
14.2.5　生成負片敷銅
14.2.6　刪除敷銅數(shù)據(jù)
14.2.7　檢驗敷銅數(shù)據(jù)
第15章　埋入式電阻、電容設(shè)計
15.1　埋入元器件技術(shù)的發(fā)展
15.1.1　分立式埋入技術(shù)
15.1.2　平面式埋入技術(shù)
15.2　埋入式電阻、電容的工藝和材料
15.2.1　埋入式電阻電容的工藝Processes
15.2.2　埋入式電阻、電容的材料Materials
15.2.3　電阻材料的非線性特征
15.3　電阻、電容自動綜合
15.3.1　自動綜合前的準備
15.3.2　電阻自動綜合
15.3.3　電容自動綜合
第16章　RF射頻電路設(shè)計
16.1　RF SiP技術(shù)
16.2　Mentor RF設(shè)計流程
16.3　RF原理圖設(shè)計
16.3.1　RF元器件庫的配置
……