基于VHDL與QuartusII軟件的可編程邏輯器件應(yīng)用于開(kāi)發(fā)（第2版）

　　本書(shū)內(nèi)容可以分為兩部分：第一部分包括從第1章到第7章的內(nèi)容，這部分介紹了基于可編程邏輯器件設(shè)計(jì)應(yīng)用系統(tǒng)所需要的基礎(chǔ)知識(shí)；第二部分包括第8章到第12章的內(nèi)容，這部分包括一些比較深人的知識(shí)以及如何利用前面學(xué)習(xí)的基本知識(shí)實(shí)現(xiàn)應(yīng)用系統(tǒng)的設(shè)計(jì)。第1章回顧了在“數(shù)字電路邏輯設(shè)計(jì)”課程中學(xué)習(xí)的由標(biāo)準(zhǔn)邏輯器件組成的數(shù)字電路的分析和設(shè)計(jì)方法；介紹了可編程邏輯器件的工作原理和類型；介紹了ALTERA公司生產(chǎn)的復(fù)雜可編程？輯器件和現(xiàn)場(chǎng)可編程門(mén)陣列器件。第2章介紹了電子設(shè)計(jì)自動(dòng)化的概念；介紹了使用ALTERA公司提供的可編程邏輯器件的集成開(kāi)發(fā)軟件Quartus Ⅱ version9．0進(jìn)行電路設(shè)計(jì)和調(diào)試的整個(gè)過(guò)程。集成開(kāi)發(fā)軟件QuatusⅡ不僅可以在代碼下載到可編程邏輯器件芯片之前驗(yàn)證它的正確性，而且也可以被用來(lái)形象地學(xué)習(xí)基本知識(shí)。可編程邏輯器件的集成開(kāi)發(fā)軟件QuartusⅡ／支持多種設(shè)計(jì)輸入方式。硬件描述語(yǔ)言具有行為描述的特點(diǎn)，因此第3章介紹了利用VHDL（Very High SpeedIntegrated Circuit Hardware Description Language）編寫(xiě)設(shè)計(jì)代碼的基本結(jié)構(gòu)。第4章介紹了VHDL的并行語(yǔ)句。這部分語(yǔ)句與其他計(jì)算機(jī)高級(jí)語(yǔ)言程序中的語(yǔ)句有著本質(zhì)的區(qū)別。其他計(jì)算機(jī)高級(jí)語(yǔ)言程序中的語(yǔ)句是逐句執(zhí)行，一次只能執(zhí)行一句；VHDL代碼中的并行語(yǔ)句可以同時(shí)執(zhí)行，一次可以執(zhí)行多條語(yǔ)句。VHDL并行語(yǔ)句的存在原因是因?yàn)樵谟布娐分兴械倪壿嬮T(mén)在任何時(shí)刻都處于執(zhí)行狀態(tài)。第5章介紹了VHDL的順序語(yǔ)句。順序語(yǔ)句與其他計(jì)算機(jī)高級(jí)語(yǔ)言程序中的語(yǔ)句類似，它的執(zhí)行取決書(shū)寫(xiě)順序，它們可以實(shí)現(xiàn)時(shí)序電路，當(dāng)然它們也可以實(shí)現(xiàn)組合電路。并行語(yǔ)句只適用設(shè)計(jì)組合電路。基？可編程邏輯器件的數(shù)字系統(tǒng)的開(kāi)發(fā)過(guò)程包括設(shè)計(jì)輸人、編譯、仿真和向器件下載設(shè)計(jì)文件這些步驟。一旦器件獲得合適的設(shè)計(jì)文件，這個(gè)器件就具有了相應(yīng)的邏輯功能。第6章介紹向可編程邏輯器件下載設(shè)計(jì)文件的模式、相關(guān)電路和操作步驟。第7章介紹了有限狀態(tài)機(jī)（Finite StateMachine，F(xiàn)SM）技術(shù)。有限狀態(tài)機(jī)是一種為進(jìn)行時(shí)序邏輯電路設(shè)計(jì)而創(chuàng)建的專門(mén)模型。這種模型對(duì)設(shè)計(jì)任務(wù)順序非常明確的數(shù)字控制系統(tǒng)非常有用。由電路的狀態(tài)轉(zhuǎn)移表或者電路的狀態(tài)轉(zhuǎn)移圖，利用VHDL可以設(shè)計(jì)出不同應(yīng)用特點(diǎn)的狀態(tài)機(jī)，而且這些狀態(tài)機(jī)都具有相對(duì)固定的語(yǔ)句以及表達(dá)方式。第8章介紹了QuaausⅡ可編程邏輯器件的集成開(kāi)發(fā)軟件中的原理圖輸入方式；介紹了開(kāi)發(fā)軟件提供的各種元件在電路設(shè)計(jì)中的使用；介紹了層次化設(shè)計(jì)的概念，利用這個(gè)概念可以把多個(gè)設(shè)計(jì)者完成的子系統(tǒng)組合成一個(gè)完整的系統(tǒng)。第9章介紹了VHDL代碼中實(shí)現(xiàn)層次化設(shè)計(jì)的方法；介紹了元件、函數(shù)以及過(guò)程這些能使代碼重復(fù)使用的方法，以提高設(shè)計(jì)效率并使得代碼結(jié)構(gòu)更加清晰。第10章介紹了時(shí)鐘產(chǎn)生電路；介紹了能夠產(chǎn)生較高時(shí)鐘頻率穩(wěn)定度的晶體時(shí)鐘產(chǎn)生電路；介紹了現(xiàn)場(chǎng)可編程陣列器件的片內(nèi)鎖相環(huán)模？的使用。第11章，通過(guò)一個(gè)應(yīng)用系統(tǒng)（信號(hào)產(chǎn)生器）的設(shè)計(jì)過(guò)程，介紹了如何把前面的基礎(chǔ)知識(shí)應(yīng)用于具體的工作。設(shè)計(jì)過(guò)程是按照設(shè)計(jì)報(bào)告的撰寫(xiě)順序進(jìn)行的，這樣不僅使得設(shè)計(jì)過(guò)程有章可循，同時(shí)也學(xué)習(xí)了任何撰寫(xiě)設(shè)計(jì)報(bào)告。撰寫(xiě)設(shè)計(jì)報(bào)告的過(guò)程就是不斷發(fā)現(xiàn)問(wèn)題，解決問(wèn)題的過(guò)程。第12章介紹了數(shù)字系統(tǒng)SOPC（System On ProgrammableChip，SOPC）解決方案。該方案使得處理器能夠配置到現(xiàn)場(chǎng)可編程陣列器件之中，這樣的處理器被稱作為NiosⅡ軟核處理器。這種解決方案使得一塊芯片將同時(shí)獲得基于VHDL語(yǔ)言設(shè)計(jì)的可編程邏輯器？應(yīng)用電路具有數(shù)據(jù)傳送速度快的優(yōu)點(diǎn)和基于C語(yǔ)言設(shè)計(jì)的微處理器應(yīng)用電路具有數(shù)據(jù)處理能力強(qiáng)的優(yōu)點(diǎn)。本書(shū)可作為本科院校教授可編程邏輯器件、硬件描述語(yǔ)言或Quartus Ⅱ軟件的教材，也可作為相關(guān)工程技術(shù)人員入門(mén)參考書(shū)。

暫缺《基于VHDL與QuartusII軟件的可編程邏輯器件應(yīng)用于開(kāi)發(fā)（第2版）》作者簡(jiǎn)介