考慮到完成實驗的工作量,我們選擇32位dlx結構的處理器作為實驗對象,因為dlx指令系統具有規(guī)整、簡潔等優(yōu)點,且具有開源的模擬器和編譯器等軟件工具供大家使用。除了包含流水線、指令級并行、cache等經典實驗內容外,《計算機體系結構實驗》還特別面向指令集的設計與優(yōu)化專門設計了實驗。根據實驗難度和工作量的不同,《計算機體系結構實驗》中列出的實驗可分為兩個層次:一是,與計算機體系結構課程中處理器性能評價、指令系統、流水線等方面的教學內容相對應。具體實驗內容包括確定dlx處理器的指令系統和指令編碼方案,設計實現一個單流出的5級32位dlx整數流水線,并在fpga平臺上仿真。該流水線中沒有cache模塊,可以包含數據定向模塊。同時,根據dlx指令系統修改開源的gcc編譯器,使之能夠生成可用的二進制測試代碼。二是,向在基礎實驗中實現的5級dlx整數流水線中增加一些高級功能模塊,并在fpga平臺上仿真。這里的高級功能模塊包括計算機體系結構課程中介紹的開發(fā)指令級并行和數據級并行的硬件機制、cache等,如dlx浮點流水線、記分牌算法、vliw技術、分支目標緩沖器、simd指令擴展等,它們都是提高流水線性能的經典技術。