32位微機原理與匯編語言

第1章 微型計算機概述
1．1節(jié) 概述
1．2節(jié) 微型計算機系統(tǒng)的組成
1．2．1 硬件系統(tǒng)
1．2．2 軟件系統(tǒng)
1．2．3 層次結構
1．3節(jié) 微型計算機的發(fā)展、分類與應用
1．3．1 微型計算機發(fā)展概況
1．3．2 微型計算機的分類與應用
1．4節(jié) 微處理器的運算速度與字長
習題
第2章 數(shù)制與碼制
2．1節(jié) 進位計數(shù)制的應用
2．1．1 進位計數(shù)制的基本概念
2．1．2 計算機中的常用進位制
2．1．3 不同進位制之間的轉換
2．2節(jié) 計算機內(nèi)數(shù)值的表示方法
2．2．1 無符號定點數(shù)表示方法
2．2．2 有符號定點數(shù)表示方法
2．2．3 浮點數(shù)表示方法
2．3節(jié) 運算方法
2．3．1 補碼定點加減法的運算
2．3．2 運算結果溢出的判別方法
2．3．3 無符號數(shù)的乘法與除法運算
2．4節(jié) BCD碼與其他字符的編碼
2．4．1 BCD碼
2．4．2 ASCII碼
2．4．3 漢字編碼
習題
第3章 32位CPU工作原理
3．1節(jié) CPU的基本結構
3．1．1 通用CPU的內(nèi)部結構
3．1．2 80x86 CPU的內(nèi)部基本結構
3．1．3 80x86 CPU的外部基本引腳
3．1．4 80x86 CPU的主要邏輯結構
3．1．5 嵌入式微處理器
3．2節(jié) 80x86CPU寄存器組織
3．2．1 通用寄存器
3．2．2 段寄存器
3．2．3 專用寄存器
3．2．4 地址寄存器
3．2．5 控制寄存器
3．2．6 測試寄存器
3．2．7 調(diào)試寄存器
3．2．8 堆棧和堆棧指針
3．3節(jié) CPU的工作方式
3．3．1 實地址方式
3．3．2 虛擬8086方式
3．3．3 保護方式
3．3．4 3種工作方式的狀態(tài)轉換
3．3．5 系統(tǒng)管理方式
3．4節(jié) 指令流水線操作
3．5節(jié) 高速緩存
3．5．1 高速緩存結構
3．5．2 高速緩存的操作
3．5．3 高速緩存的清洗
3．5．4 二級高速緩存
習題
第4章 80x86指令系統(tǒng)
4．1節(jié) 指令和指令系統(tǒng)概述
4．1．1 指令系統(tǒng)的發(fā)展
4．1．2 指令系統(tǒng)的含義
4．1．3 指令編碼格式
4．1．4 指令格式
4．2節(jié) 主存儲器
4．2．1 80x86主存儲器的特點
4．2．2 主存儲器的段結構
4．2．3 主存儲器的頁結構
4．2．4 邏輯地址與物理地址
4．3節(jié) 指令系統(tǒng)的尋址方式
4．3．1 數(shù)據(jù)尋址方式
4．3．2 程序地址尋址方式
4．3．3 堆棧地址尋址方式
4．4節(jié) 80x86指令系統(tǒng)
4．4．1 數(shù)據(jù)傳送指令
4．4．2 算術運算指令
4．4．3 邏輯運算指令
4．4．4 控制轉移指令
4．4．5 串操作指令
4．4．6 輸入／輸出指令
4．4．7 處理器控制指令
4．4．8 保護方式指令
習題
第5章 匯編語言程序設計
5．1節(jié) 概述
5．2節(jié) 匯編語言語句
5．3節(jié) 匯編語言數(shù)據(jù)
5．3．1 符號定義語句
5．3．2 數(shù)據(jù)定義語句
5．3．3 數(shù)據(jù)
5．3．4 運算符
5．4節(jié) 偽指令語句
5．4．1 簡化的段定義偽指令
5．4．2 完整段定義偽指令
5．4．3 常用偽指令
5．5節(jié) 順序程序設計
5．6節(jié) 分支程序設計
5．6．1 簡單分支程序
5．6．2 復雜分支程序
5．7節(jié) 循環(huán)程序設計
5．7．1 單重循環(huán)程序
5．7．2 多重循環(huán)程序
5．8節(jié) 子程序設計
5．8．1 過程定義
5．8．2 調(diào)用與返回
5．8．3 編制子程序的基本要求
5．8．4 子程序設計
5．9節(jié) 匯編語言與高級語言的接口
5．9．1 C語言調(diào)用協(xié)議
5．9．2 內(nèi)存模式和段的約定
5．9．3 數(shù)據(jù)類型與結果返回
5．9．4 MASM調(diào)用高級語言
5．10節(jié) 匯編語言程序的開發(fā)
5．10．1 匯編語言程序上機過程
5．10．2 匯編語言程序的開發(fā)
習題
第6章 微型計算機存儲器
6．1節(jié) 存儲器的基本概念
6．1．1 半導體存儲器的分類
6．1．2 半導體存儲器的性能指標
6．1．3 半導體存儲器的地址譯碼原理
6．1．4 只讀存儲器的分類
6．2節(jié) 微型計算機內(nèi)存儲器的組成
6．2．1 32位存儲器的組成與多字節(jié)訪問
6．2．2 存儲器的多級結構
6．3節(jié) 存儲容量的擴展
6．3．1 存儲容量的位擴展
6．3．2 存儲容量的體擴展
6．4節(jié) 內(nèi)存儲器的分段和分頁管理的基本思想
6．4．1 內(nèi)存分段的基本思想
6．4．2內(nèi)存分頁的基本思想
6．5節(jié) 微型計算機存儲系統(tǒng)的層次結構
習題
第7章 中斷
7．1節(jié) 中斷與中斷控制
7．1．1 中斷的概念
7．1．2 中斷源的識別與中斷源的判優(yōu)
7．1．3 基本中斷控制方式
7．2節(jié) 可編程中斷控制器8259A
7．2．1 8259A的內(nèi)部結構及邏輯功能
7．2．2 8259A的外部引腳信號
7．2．3 8259A的工作方式
7．2．4 8259A的編程及應用舉例
7．3節(jié) 中斷向量表
7．3．1 中斷向量表
7．3．2 中斷類型
7．3．3 中斷向量表的建立方法
習題
第8章 總線技術
8．1節(jié) 概述
8．1．1 總線的基本概念
8．1．2 總線的分類
8．1．3 總線標準及標準總線的優(yōu)點
8．1．4 總線的數(shù)據(jù)傳輸
8．1．5 總線的性能指標
8．2節(jié) 局部總線
8．2．1 IBM PC總線結構
8．2．2 ISA工業(yè)標準總線
8．2．3 MCA微通道結構總線
8．2．4 EISA擴展的工業(yè)標準體系結構總線
8．2．5 VL總線
8．2．6 PCI總線
8．3節(jié) 系統(tǒng)總線
8．3．1 常用的系統(tǒng)總線簡介
8．3．2 MUUI bus的功能規(guī)范
8．3．3 STD總線
8．4節(jié) 通信總線
8．4．1 IEEE 488總線
8．4．2 VXI總線
8．4．3 SCSI總線
8．4．4 IDE總線
8．4．5 Centronics總線
8．4．6 RS-232C總線
8．4．7 RS-423A總線
8．4．8 RS-422A總線
8．4．9 RS-485總線
習題
第9章 微型計算機的輸入／輸出
9．1節(jié) CPU與外設通信的特點
9．1．1 接口的用途
9．1．2 UO端口的尋址方式
9．1．3 I／O端口地址的形成
9．2節(jié) 輸入／輸出方式
9．2．1 程序控制傳送方式
9．2．2 中斷控制傳送方式
9．2．3 直接存儲器存取方式
9．2．4 I／O處理機方式
9．3節(jié) CPU與外設通信的接口
9．3．1 同步傳送方式與接口
9．3．2 異步查詢方式與接口
9．3．3 查詢方式應用舉例
9．4節(jié) DMA傳送方式與DMA控制器8237A
9．4．1 8237A的基本功能和內(nèi)部結構
9．4．2 8237A的工作方式
9．4．3 8237A的寄存器組與編程
習題
附錄 美國標準信息交換碼ASCII碼表
參考文獻