數(shù)字電路：分析與設(shè)計

第1章　數(shù)制與編碼
1.1　數(shù)制
1.2　數(shù)制轉(zhuǎn)換
1.2.1　二、八、十六進(jìn)制到十進(jìn)制的轉(zhuǎn)換
1.2.2　二、八、十六進(jìn)制之間的轉(zhuǎn)換
1.2.3　十進(jìn)制到二、八、十六進(jìn)制的轉(zhuǎn)換
1.3　二進(jìn)制符號數(shù)的表示方法
1.3.1　原碼表示法
1.3.2　反碼表示法
1.3.3　補(bǔ)碼表示法
1.3.4　符號數(shù)小結(jié)
1.4 二-十進(jìn)制編碼（BCD碼）
1.5　格雷（Gray）碼
1.6　ASCII符
1.7　檢錯碼和糾錯碼
1.7.1　檢錯碼
1.7.2　糾錯碼
本章小結(jié)
習(xí)題
第2章　邏輯代數(shù)基礎(chǔ)
　2.1　概述
　2.1.1　事物的二值性
　 2.1.2　布爾代數(shù)
　2.2　邏輯變量和邏輯函數(shù)
2.2.1　基本的邏輯運算和邏輯變量
2.2.2　邏輯函數(shù)
2.2.3　邏輯函數(shù)與邏輯電路的關(guān)系
　2.3　邏輯代數(shù)的基本運算規(guī)律
2.3.1　邏輯代數(shù)的基本定律
2.3.2　三個重要規(guī)則
2.3.3　邏輯代數(shù)的基本定理
2.3.4　復(fù)合邏輯運算和復(fù)合邏輯門
　2.4　邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
　 2.4.1　最小項和最大項
　 2.4.2　標(biāo)準(zhǔn)表達(dá)式和真值表
　2.5　邏輯函數(shù)的代數(shù)化簡法
　 2.5.1　化簡邏輯函數(shù)的意義及化簡方法
　 2.5.2　代數(shù)化簡法
　2.6　邏輯函數(shù)的卡諾圖化簡法
　 2.6.1　卡諾圖（K圖）
　 2.6.2　最小項的合并規(guī)律
　 2.6.3　用卡諾圖化簡邏輯函數(shù)
　 2.6.4　多輸出邏輯函數(shù)的卡諾圖化簡法
　2.7　非完全描述邏輯函數(shù)
　 2.7.1　非完全描述邏輯函數(shù)
　 2.7.2　利用無關(guān)項化簡非完全描述邏輯函數(shù)
　2.8　邏輯函數(shù)的描述
　 2.8.1　邏輯函數(shù)的描述方法
　 2.8.2　邏輯函數(shù)描述方法之間的轉(zhuǎn)換
　本章小結(jié)
　習(xí)題
第3章　邏輯門電路
3.1　概述
3.2 晶體管的開關(guān)作用
3.2.1　二極管的開關(guān)作用
3.2.2　三極管的開關(guān)特性
3.3　基本邏輯門電路
3.4　TTL集成門電路
3.4.1　TTL與非門的基本原理
3.4.2　TTL與非門的特性及參數(shù)
3.5 其他類型的TTL“與非”門電路
3.5.1　集電極開路“與非”門（OC門）
3.5.2　三態(tài)輸出“與非”門（TS門）
3.6　MOS門電路
3.6.1　CMOS反相器
3.6.2　其他邏輯功能的CMOS門電路
3.6.3　CMOS門電路的特點及使用
3.7 TTL與CMOS電路的級聯(lián)
　　3.7.1 由TTL驅(qū)動CMOS
　　3.7.2　由CMOS驅(qū)動TTL
　本章小結(jié)
　習(xí)題
第4章　組合邏輯電路
第5章　觸發(fā)器
第6章　常用時序電路組件
第7章　時序邏輯電路　
第8章　脈沖信號的產(chǎn)生和整形
第9章　數(shù)－模、模－數(shù)變換器
第10章　存儲器及可編程器件概述
附錄　基本邏輯單元符號對照表
參考文獻(xiàn)