數(shù)字電路邏輯設(shè)計

定　價：￥25.00

作　者：	馬義忠、常蓬彬、等
出版社：	人民郵電出版社
叢編項：	21世紀(jì)高等院校電子信息類規(guī)劃教材
標(biāo)　簽：	數(shù)字電路

購買這本書可以去

ISBN：	9787115161055	出版時間：	2007-09-01	包裝：	平裝
開本：	16開	頁數(shù)：	263	字?jǐn)?shù)：

內(nèi)容簡介

　　《數(shù)字電路邏輯設(shè)計》以知識性、實用性和先進性為宗旨，結(jié)合綜合型人才培養(yǎng)目標(biāo)和教學(xué)特點，從教材體系結(jié)構(gòu)及內(nèi)容的安排上，緊緊圍繞抽象一理論一設(shè)計三個形態(tài)，優(yōu)化課程結(jié)構(gòu)，精練教學(xué)內(nèi)容，拓寬專業(yè)基礎(chǔ)，特別注重綜合構(gòu)思素質(zhì)的培養(yǎng)。全面而系統(tǒng)地闡述了數(shù)字電路邏輯設(shè)計的基本理論、分析方法和設(shè)計原理，強化基礎(chǔ)，突出應(yīng)用。增加了電子設(shè)計自動化的內(nèi)容，使數(shù)字邏輯電路的設(shè)計從傳統(tǒng)的單純硬件設(shè)計方法變?yōu)橛嬎銠C軟硬件協(xié)同設(shè)計。全書共10章，內(nèi)容涉及數(shù)字邏輯基礎(chǔ)、邏輯代數(shù)與邏輯函數(shù)、集成邏輯門電路及工作原理、組合邏輯電路、集成雙穩(wěn)態(tài)觸發(fā)器、同步時序邏輯電路、異步時序邏輯電路、可編程邏輯器件、D/A及A／D轉(zhuǎn)換和EDA技術(shù)等?！稊?shù)字電路邏輯設(shè)計》結(jié)構(gòu)與內(nèi)容新穎，力求反映數(shù)字電路邏輯設(shè)計的最新發(fā)展技術(shù)；敘述上通俗易懂，層次上由淺人深，分析與設(shè)計方法上靈活多樣，收集了應(yīng)用設(shè)計的實例，使讀者容易掌握并應(yīng)用?！稊?shù)字電路邏輯設(shè)計》作為普通高校計算機科學(xué)與技術(shù)、通信、電子信息以及自動化等專業(yè)的教材，也可作為成人教育的教材和相關(guān)專業(yè)技術(shù)人員的參考書。

作者簡介

暫缺《數(shù)字電路邏輯設(shè)計》作者簡介

圖書目錄

第1章　數(shù)字邏輯基礎(chǔ)
1.1　進位計數(shù)制
1.1.1 數(shù)制與十進制數(shù)的表示
1.1.2 二進制數(shù)的表示
1.1.3 任意進制數(shù)的表示
1.2　數(shù)制轉(zhuǎn)換
1.2.1 二進制數(shù)與十進制數(shù)的轉(zhuǎn)換
1.2.2 二、八、十六進制數(shù)的轉(zhuǎn)換
1.3　帶符號數(shù)的代碼表示
1.3.1　真值與機器數(shù)
1.3.2 帶符號二進制數(shù)的原碼
1.3.3 帶符號二進制數(shù)的反碼
1.3.4 帶符號二進制數(shù)的補碼
1.3.5 計算機內(nèi)數(shù)的加、減法運算
1.3.6 十進制數(shù)的補數(shù)
1.4　碼制和字符的代碼表示
1.4.1 碼制
1.4.2　可靠性編碼
1.4.3 字符代碼
習(xí)題1
第2章　邏輯代數(shù)與邏輯函數(shù)
2.1 邏輯代數(shù)與邏輯函數(shù)的描述
2.1.1 邏輯代數(shù)與三種基本邏輯運算
2.1.2 復(fù)合邏輯運算及描述
2.1.3 邏輯函數(shù)
2.2　邏輯代數(shù)的基本公式、定理及重要規(guī)則
2.2.1　邏輯代數(shù)的基本公式
2.2.2　邏輯代數(shù)的基本定理
2.2.3 邏輯代數(shù)中的幾個重要規(guī)則
2.3　邏輯函數(shù)的形式與轉(zhuǎn)換.
2.3.1 邏輯函數(shù)的表示方法
2.3.2　邏輯函數(shù)表達式的基本形式
2.3.3　邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
2.4　邏輯函數(shù)的化簡
2.4.1 邏輯函數(shù)的最簡形式
2.4.2 邏輯函數(shù)的代數(shù)化簡方法
2.4.3 邏輯函數(shù)的卡諾圖表示
2.4.4　邏輯函數(shù)的卡諾圖化簡
2.5　具有無關(guān)項的邏輯函數(shù)及其化簡
2.5.1 約束項、任意項和邏輯函數(shù)式中的無關(guān)項
2.5.2 無關(guān)項在化簡邏輯函數(shù)中的應(yīng)用
2.6　邏輯函數(shù)的實現(xiàn)
2.6.1 用與非門實現(xiàn)邏輯函數(shù)
2.6.2 用或非門實現(xiàn)邏輯函數(shù)
2.6.3 用與或非門實現(xiàn)邏輯函數(shù)
2.6.4 異或/同或門實現(xiàn)邏輯函數(shù)
習(xí)題2
第3章　集成邏輯門電路及工作原理
3.1　數(shù)字集成電路概述
3.2　TTL與非門電路
3.2.1 電路結(jié)構(gòu)與原理
3.2.2 功能分析
3.2.3　外特性及主要參數(shù)
3.3　其他類型的TTL邏輯門電路
3.3.1 OC門（Open Collector gate）
3.3.2　三態(tài)門（Three state gate）
3.4　MOS集成邏輯門電路
3.4.1　NMOS反相器及邏輯門
3.4.2　CMOS反相器及邏輯門
3.5　使用集成門電路應(yīng)注意的實際問題
3.5.1 使用TTL門電路時應(yīng)注意的問題
3.5.2 使用CMOS門電路時應(yīng)注意的問題
3.5.3 門電路接口技術(shù)
習(xí)題3
第4章　組合邏輯電路
4.1　組合邏輯電路的分析
4.1.1 組合邏輯電路的分析方法
4.1.2　組合邏輯電路實例分析
4.2　組合邏輯電路的設(shè)計
4.2.1 組合邏輯電路的設(shè)計方法
4.2.2　基本組合邏輯電路的設(shè)計舉例
4.3　組合邏輯電路的競爭冒險
4.3.1 競爭與冒險的產(chǎn)生
4.3.2 判別冒險的方法
　……
第5章　集成雙穩(wěn)態(tài)觸發(fā)器
第6章　同步時序邏輯電路
第7章　異步時序邏輯電路
第8章　可編程邏輯器件
第9章　D/A及A/D轉(zhuǎn)換
第10章　EDA設(shè)計　
參考文獻