開放式實(shí)驗(yàn)CPU設(shè)計

定　價：￥34.00

作　者：	湯志忠楊春武
出版社：	清華大學(xué)出版社
叢編項：	計算機(jī)科學(xué)與技術(shù)專業(yè)實(shí)踐系列教材
標(biāo)　簽：	微處理器/CPU

購買這本書可以去

ISBN：	9787302151050	出版時間：	2007-06-01	包裝：	膠版紙
開本：	185*260	頁數(shù)：	312	字?jǐn)?shù)：

內(nèi)容簡介

　　《普通高等教育“十一五”國家級規(guī)劃教材·計算機(jī)科學(xué)與技術(shù)專業(yè)實(shí)踐系列教材：開放式實(shí)驗(yàn)CPU設(shè)計》介紹了開放式實(shí)驗(yàn)CPU的設(shè)計方法，采取全新的實(shí)驗(yàn)理念，允許實(shí)驗(yàn)者自行設(shè)計指令系統(tǒng)和CPU的系統(tǒng)結(jié)構(gòu)，能對CPU設(shè)計的正確性進(jìn)行驗(yàn)證?！镀胀ǜ叩冉逃笆晃濉眹壹壱?guī)劃教材·計算機(jī)科學(xué)與技術(shù)專業(yè)實(shí)踐系列教材：開放式實(shí)驗(yàn)CPU設(shè)計》介紹一種開放式CPU實(shí)驗(yàn)教學(xué)系統(tǒng)TEC-CA，以及計算機(jī)組成原理實(shí)驗(yàn)和計算機(jī)系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)。計算機(jī)組成原理實(shí)驗(yàn)包括多種編碼實(shí)驗(yàn)、運(yùn)算器部件實(shí)驗(yàn)、存儲器實(shí)驗(yàn)、組合邏輯控制器和微程序控制器實(shí)驗(yàn)等；計算機(jī)系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)包括普通CPU設(shè)計、具有多級流水的CPU設(shè)計、具有多級流水帶Cache的CPU設(shè)計和超標(biāo)量CPU設(shè)計等。為了幫助初學(xué)者設(shè)計CPU，《普通高等教育“十一五”國家級規(guī)劃教材·計算機(jī)科學(xué)與技術(shù)專業(yè)實(shí)踐系列教材：開放式實(shí)驗(yàn)CPU設(shè)計》以if語句、process語句、case語句3個常用語句和VHDL層次結(jié)構(gòu)為重點(diǎn)，通過大量實(shí)例講解了如何使用VHDL設(shè)計硬件；通過16位實(shí)驗(yàn)CPU設(shè)計實(shí)例及其VHDL程序源代碼闡述CPU設(shè)計方法。《普通高等教育“十一五”國家級規(guī)劃教材·計算機(jī)科學(xué)與技術(shù)專業(yè)實(shí)踐系列教材：開放式實(shí)驗(yàn)CPU設(shè)計》可用作計算機(jī)專業(yè)本科生和研究生的實(shí)驗(yàn)教材，也可作為相關(guān)專業(yè)人員的參考書。

作者簡介

　　湯志忠，1970年3月畢業(yè)于清華大學(xué)自動控制系，現(xiàn)為清華大學(xué)計算機(jī)系教授，博士生導(dǎo)師。從事計算機(jī)學(xué)科的教學(xué)和科研已經(jīng)超過37年，主要研究方向是高性能計算及網(wǎng)格計算、并行算法及編譯優(yōu)化等。已經(jīng)為本科生和研究生主講了“計算機(jī)組成”和“計算機(jī)系統(tǒng)結(jié)構(gòu)”等多門課程，主持完成了國家科技攻關(guān)項目10多項，發(fā)表學(xué)術(shù)論文100多篇，編寫和翻譯著作10多部，多次獲得國家級和省部級獎勵。楊春武，清華大學(xué)研究員。1970年畢業(yè)于清華大學(xué)自動控制系，畢業(yè)后在清華大學(xué)校辦產(chǎn)業(yè)工作，從事產(chǎn)品研制工作。1982年在清華大學(xué)獲計算機(jī)系統(tǒng)結(jié)構(gòu)專業(yè)碩士學(xué)位。3項國家發(fā)明專利，與他人合作出版教材4部。獲得國家級教學(xué)成果二等獎1項，北京市教學(xué)成果一等獎1項，北京市教學(xué)成果二等獎1項，北京市精品教材獎1項，省、部級科技進(jìn)步三等獎2項，星火計劃銀牌獎1項。

圖書目錄

第1章 VHDL入門
　1.1 VHDL入門需掌握的基本知識
　1.2　命名規(guī)則和注釋
　1.3　對象及其說明、運(yùn)算和賦值
1.3.1　信號、變量和常量
1.3.2　數(shù)據(jù)類型
1.3.3　信號、變量和常量的說明
1.3.4　常用運(yùn)算符
1.3.5 賦值語句
　1.4　if語句、process語句和case語句的使用
1.4.1 if語句
1.4.2 process語句
1.4.3 case語句
1.5　設(shè)計實(shí)體
1.5.1 實(shí)體
　　1.5.2　結(jié)構(gòu)體
1.6　層次結(jié)構(gòu)設(shè)計
1.6.1 component語句和port map語句
1.6.2 用層次結(jié)構(gòu)設(shè)計方法設(shè)計一個與或門
1.7　一個通用寄存器組的設(shè)計
　　1.7.1　設(shè)計要求
1.7.2　設(shè)計方案
1.7.3　設(shè)計實(shí)現(xiàn)
　1.8　用VHDL設(shè)計硬件的建議
第2章 16位實(shí)驗(yàn)CPu設(shè)計實(shí)例
　2.1 指令系統(tǒng)
2.1.1　指令系統(tǒng)格式
2.1.2　指令系統(tǒng)設(shè)計說明
　2.2　實(shí)驗(yàn)CPU總體設(shè)計方案
2.2.1　一條指令執(zhí)行需要3拍時間
2.2.2　實(shí)驗(yàn)CPU的總體構(gòu)成
　2.3　指令流程表
　2.4　實(shí)驗(yàn)CPU的VHDL程序源代碼
2.4.1　通用寄存器組部分regfile
2.4.2 取指部分instru_fetch
2.4.3　指令譯碼部分decoder_unit
2.4.4 執(zhí)行部分exe_unit
2.4.5　存儲器部分memory_unit
2.4.6 程序包exp_cpu_components
2.4.7　頂層設(shè)計實(shí)體exp_cpu
第3章　QuartusⅡ基本使用方法
　3.1 Quartus主屏幕
　3.2　格雷碼計數(shù)器設(shè)計示例
　3.3　仿真
3.3.1 生成仿真波形文件
3.3.2　設(shè)置仿真參數(shù)
3.3.3　啟動仿真且觀察波形
　3.4　SOF格式文件下載
　3.5　使用嵌入式邏輯分析儀進(jìn)行實(shí)時測試
　3.6 電原理圖和VHDL程序的層次結(jié)構(gòu)設(shè)計
第4章　TEe?CA開放式CPU實(shí)驗(yàn)教學(xué)系統(tǒng)介紹
　4.1 TEC?CA的總體結(jié)構(gòu)概述
4.1.1 TEC CA的組成部分
4.1.2 TEC?CA的總體結(jié)構(gòu)
　4.2　TEC?CA的設(shè)計指導(dǎo)思想
　4.3　TEC?CA的功能概述
4.3.1　TEC?CA的基本功能
4.3.2　TEC?CA的擴(kuò)展功能
　4.4　子板
4.4.1　ACEXIK系列FPGA的特點(diǎn)
4.4.2　ACEXlK系列FPGA的結(jié)構(gòu)
……
第5章　調(diào)試軟件Debugcontroller
第6章　計算機(jī)組成原理實(shí)驗(yàn)
第7章　計算機(jī)系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)
附錄A　VHDL基礎(chǔ)
附錄B　EP1C6和EP1C12引腳
參考文獻(xiàn)