專用集成電路設(shè)計實用教程

定　價：￥38.00

作　者：	虞希清
出版社：	浙江大學(xué)
叢編項：
標　簽：	集成電路

購買這本書可以去

ISBN：	9787308051132	出版時間：	2007-01-01	包裝：	平裝
開本：	0開	頁數(shù)：	281	字數(shù)：

內(nèi)容簡介

　　在現(xiàn)代的IC設(shè)計中，工程師們廣泛地使用數(shù)字電路的邏輯綜合技術(shù)。工程師們使用RTL代碼和IP描述設(shè)計的功能，進行高級設(shè)計，用綜合工具對設(shè)計進行編輯和優(yōu)化，以實現(xiàn)滿足設(shè)計目標的電路。根據(jù)多年為客戶進行技術(shù)訓(xùn)練，技術(shù)支持和IC設(shè)計的經(jīng)驗，筆者編寫了本書。書中主要介紹了IC設(shè)計的基本概念，設(shè)計流程和設(shè)計方法，并就工程師們在設(shè)計中常見的問題，提供了解決方法。本書的特點是實用性強。全書共九章，第一章概述IC設(shè)計的趨勢和流程；第二章介紹用RTL代碼進行電路的高級設(shè)計和數(shù)字電路的邏輯綜合；第三章陳述了IC系統(tǒng)的層次化設(shè)計和模塊劃分；第四章詳細地說明如何設(shè)置電路的設(shè)計目標和約束；第五章介紹綜合庫和靜態(tài)時序分析；第六章深入地闡述了電路優(yōu)化和優(yōu)化策略；第七章陳述物理綜合和簡介邏輯綜合的拓撲技術(shù)；第八章介紹可測性設(shè)計；第九章介紹低功耗設(shè)計和分析。本書的主要對象是IC設(shè)計工程師，幫助他們解決IC設(shè)計和綜合過程中遇到的實際問題。也可作為高等院校相關(guān)專業(yè)的高年級學(xué)生和研究生的參考書。

作者簡介

暫缺《專用集成電路設(shè)計實用教程》作者簡介

圖書目錄

第一章集成電路設(shè)計概念
1.1 摩爾定律
1.2 集成電路系統(tǒng)的組成
1.3 集成電路的設(shè)計流程
第二章數(shù)字電路的高級設(shè)計和邏輯綜合
2.1 RTL硬件描述語言設(shè)計
2.2 邏輯綜合（Logic Synthesis）
第三章系統(tǒng)的層次化設(shè)計和模塊劃分
3.1 設(shè)計組成及DC-Tcl
3.2 層次（Hierarchy）結(jié)構(gòu)和模塊劃分（Partition）及修改
第四章電路的設(shè)計目標和約束
4.1 設(shè)計的時序約束
4.2 復(fù)雜時序約束
4.3 面積約束
第五章綜合庫和靜態(tài)時序分析
5.1 綜合庫和設(shè)計規(guī)則
5.2 靜態(tài)時序分析
第六章電路優(yōu)化和優(yōu)化策略
6.1 電路優(yōu)化
6.2 優(yōu)化策略
6.3 網(wǎng)表的生成格式及后處理
第七章物理綜合
7.1 邏輯綜合（Logic Synthesis）遇到的問題
7.2 物理綜合（Physical Synthesis）的基本流程
7.3 邏輯綜合的拓撲技術(shù)（Topographical Technology）
第八章可測試性設(shè)計
8.1 生產(chǎn)測試簡介
8.2 可測試設(shè)計
8.3 測試協(xié)議（D algorithm）
8.4 測試的設(shè)計規(guī)則
8.5 門級網(wǎng)表可測試問題的自動修正
8.6 掃描鏈的插入
8.7 可測試設(shè)計的輸出和流程
8.8 自適應(yīng)性掃描壓縮技術(shù)
第九章低功耗設(shè)計和分析
9.1 工藝庫的功耗模型
9.2 功耗的分析
9.3 低功耗電路的設(shè)計和優(yōu)化
附錄