軟件無線電原理與工程應用

叢書序
前言
第1章 軟件無線電概述
1.1軟件無線電的概念
1.2軟件無線電技術的發(fā)展概況
1.2.1目前國際上軟件無線電技術的研究水平
1.2.2通用及專用DSP芯片的發(fā)展現(xiàn)狀
1.2.3軟件無線電技術在3G及4G中的應用
1.3理想的軟件無線電及其限制的解決思路
第2章 軟件無線電的體系結構
2.1體系結構簡介
2.2體系結構研究
2.3評價軟件無線電系統(tǒng)的軟件程度的“矢量”
2.4可編程數(shù)字電臺(PDR)實例研究
參考文獻
第3章 軟件無線電的理論基礎
3.1信號采樣理論
3.1.1基本的采樣理論——Nyquist采樣定理
3.1.2自然抽樣的脈沖調(diào)幅
3.1.3平頂抽樣的脈沖調(diào)幅
3.1.4帶通采樣技術
3.1.5帶通采樣對信號的影響
3.2采樣率變換原理
3.2.1整數(shù)倍抽取
3.2.2整倍數(shù)內(nèi)插
3.2.3比值為有理數(shù)的采樣率變換
3.3高效數(shù)字濾波器
3.3.1積分梳狀濾波器
3.3.2半帶濾波器
3.3.3 FIR低通濾波器
參考文獻
第4章 信號的數(shù)字生成
4.1基帶成形濾波
4.1.1基帶成形原理
4.1.2成形濾波器的設計
4.1.3基帶成形濾波器的實現(xiàn)
4.2頻率合成技術
4.2.1直接數(shù)字頻率合成器的工作原理
4.2.2數(shù)字鎖相頻率合成器工作原理
4.2.3直接數(shù)字頻率合成器和數(shù)字鎖相
頻率合成器的特點
4.2.4直接數(shù)字頻率合成器和數(shù)字鎖相
頻率合成器的性能分析
4.2.5參考時鐘對DDS輸出信號的影響
4.2.6直接數(shù)字頻率合成器的硬件實現(xiàn)
4.2.7直接數(shù)字頻率合成器的性能改進
4.2.8設計和實現(xiàn)頻率合成器的考慮因素
4.2.9高性能DDS芯片AD9854簡介
4.2.10 AD9854在數(shù)字調(diào)制中的典型
應用
參考文獻
第5章 高速ADC
5.1 D／A轉換原理
5.1.1權電阻D／A轉換器
5.1.2倒T形電阻網(wǎng)絡
5.1.3權電流型D／A轉換器
5.1.4 D／A轉換器的主要指標
5.2 A／D轉換器原理
5.2.1采樣和保持
5.2.2量化與編碼
5.2.3采樣—保持電路
5.2.4并行比較型A／1)轉換器
5.2.5雙積分型A／D轉換器
5.2.6逐次比較型A／D轉換器
5.3 ADC的技術指標分析
5.3.1 ADC分辨率與量化電平
5.3.2無雜散動態(tài)范圍
5.3.3量化方法與量化誤差
5.3..互調(diào)失真
5.3.5信噪比
5.3.6轉換時間
5.3.7有效位數(shù)
5.3.8 D／A轉換器的轉換精度
5.3.9總諧波失真
5.3.10信納比
5.3.11全功率模擬輸入帶寬
5.4超高速數(shù)據(jù)采集系統(tǒng)
5.4.1超高速視頻閃爍A／D轉換器
5.4.2基于流水線的ADC結構
5.4.3時間擴展型A／D轉換器
5.4.4 ∑-△ ADC
5.5孔徑時間抖動及其對ADC精度的影響
5.5.1孔徑抖動的概念
5.5.2孔徑抖動對系統(tǒng)信噪比的影響
5.5.3減小孔徑抖動的措施
5.6高速ADC的性能測試
5.7 Dither技術及其應用
5.7.1 Dither信號的種類
5.7.2 各種Dither信號的加入方式
5.7.3 Dither信號對ADC性能的影響
5.7.4產(chǎn)生Dither信號的具體電路
5.8高速ADC對系統(tǒng)性能的影響及高速ADC芯片的選擇
5.9高速ADC的硬件設計
參考文獻
第6章 射頻及模擬前端
6.1無線收發(fā)系統(tǒng)的主要技術指標
6.1.1三階交調(diào)
6.1.2級連交調(diào)
6.1.3噪聲系數(shù)
6.1.4無雜散動態(tài)范圍
6.1.5靈敏度
6.1.6接收機動態(tài)范圍
6.1.7鄰道功率抑制比
6.2混頻器的技術指標設計
6.2.1混頻器基本原理
6.2.2混頻器常用技術指標
6.2.3混頻器設計
6.3小信號低噪聲放大器
6.3.1主要指標分析
6.3.2寬帶放大器
6.3.3 LNA的設計流程
6.3.4低噪聲放大器的設計理念
6.3.5放大器的級連
6.4自動增益控制環(huán)路
6.5抗混疊濾波
6.6高頻功率放大器的原理和特性
6.6.1工作原理
6.6.2負載特性
6.6.3調(diào)制特性和放大特性
參考文獻
第7章 數(shù)字下變頻及同步技術
7.1數(shù)字下變頻
7.1.1數(shù)字下變頻過程的時域分析
7.1.2數(shù)字下變頻過程的頻域分析
7.1.3數(shù)字下變頻的實現(xiàn)
7.1.4一個基于FPGA全數(shù)字下變頻模塊的實例
7.2同步技術
7.2.1概述
7.2.2載波同步
7.2.3不同載波同步的算法設計對比
7.2.4載波同步系統(tǒng)的性能及相位誤差對解調(diào)性能的影響
7.2.5全數(shù)字鎖相環(huán)路
7.2.6數(shù)字科斯塔斯環(huán)的分析與設計
7.2.7數(shù)字鎖相環(huán)抗干擾性能的改善
7.2.8位同步
7.3 HSPS0210專用DCL芯片
7.3.1基本特征
7.3.2基本結構
7.3.3基本單元的原理與功能
參考文獻
第8章 軟件無線電中的信號處理算法
8.1軟件無線電中的調(diào)制解調(diào)算法
8.1.1 AM調(diào)制解調(diào)
8.1.2 FM調(diào)制解調(diào)
8.1.3相移鍵控信號
8.1.4正交振幅調(diào)制
8.1.5最小頻移鍵控
8.1.6高斯最小頻移鍵控
8.1.7正交頻分復用
8.2利用CORDIC計算特殊函數(shù)
8.2.1 CORDIC算法的原理
8.2.2利用CORDIC實現(xiàn)直角坐標到極坐標轉換
8.3軟件無線電中的數(shù)字正交技術
8.3.1 I、Q通道幅相不平衡的影響分析
8.3.2幾種數(shù)字正交分解技術
8.4數(shù)字化接收技術
8.4.1信號的數(shù)字檢測原理
8.4.2數(shù)字檢測技術的應用
8.5信噪比估計算法
8.5.1系統(tǒng)模型
8.5.2誤差矢量幅度算法
8.5.3估計DQPSK信噪比的4種算法
8.5.4信號二階統(tǒng)計量的多項式近似算法
8.5.5 PSK信號的高階累量信噪比估計算法
參考文獻
第9章 軟件無線電的數(shù)字信號處理硬件平臺
9.1 DSP簡介
9.1.1 DSP·的結構
9.1.2 DSF·的選擇
9.1.3 TMS320VC5402介紹
9.2現(xiàn)場可編程門陣列及開發(fā)環(huán)境簡介
9.2.1現(xiàn)場可編程門陣列
9.2.2 ISE開發(fā)系統(tǒng)
9.3選擇ASIC、FPGA或DSP的原則
參考文獻
第10章 智能天線
10.1引言
10.2智能天線的優(yōu)點及應用
10.3智能天線提高系統(tǒng)性能的原理
10.4智能天線的理論研究
10.5智能天線的工程實現(xiàn)進展
10.6智能天線分類
10.7智能天線的理論簡介
10.7.1波束成形的原理
10.7.2波束成形的結構
10.8波束成形算法
10.8.1 Bartlett波束形成器
10.8.2 Capon波束形成器
10.8.3自適應波束形成算法
10.9波達方向估計
10.9.1傳統(tǒng)DOA估計的發(fā)展
10.9.2高階統(tǒng)計量DOA的發(fā)展
10.9.3循環(huán)統(tǒng)計量DOA估計的發(fā)展
10.9.4 MUSIC方法
10.9.5求根MUSIC方法
10.9.6 ESPRIT方法
10.9.7高階累積量方法
參考文獻