FPGA數(shù)字電子系統(tǒng)設(shè)計與開發(fā)實例導(dǎo)航

第1章 可編程邏輯器件與FPGA 1
1.1 可編程邏輯器件概述 1
1.1.1 可編程邏輯器件簡介 1
1.1.2 發(fā)展歷史 1
1.1.3 可編程邏輯器件與設(shè)計軟件 2
1.2 FPGA概述 2
1.2.1 FPGA簡介 2
1.2.2 FPGA的優(yōu)點 3
1.2.3 FPGA的分類和使用 4
1.2.4 主要FPGA供應(yīng)商一覽 5
1.3 總結(jié) 6
第2章 VHDL與Verilog HDL 7
2.1 VHDL簡介 7
2.1.1 VHDL的歷史 7
2.1.2 VHDL的特點 7
2.2 VHDL程序基本結(jié)構(gòu) 8
2.2.1 實體的申明方法 9
2.2.2 結(jié)構(gòu)體的描述方法 10
2.2.3 程序包和程序包體 15
2.2.4 配置的申明方法 16
2.2.5 VHDL程序的庫 17
2.3 VHDL語言的數(shù)據(jù)類型和運算符 19
2.3.1 VHDL語言的數(shù)據(jù)對象 20
2.3.2 VHDL語言的數(shù)據(jù)類型 21
2.3.3 VHDL語言的運算符 25
2.4 VHDL語言的描述語句 27
2.4.1 VHDL順序語句描述方法 27
2.4.2 VHDL并行語句描述方法 32
2.5 VHDL語言的預(yù)定義屬性 34
2.5.1 值類預(yù)定義屬性 34
2.5.2 函數(shù)類預(yù)定義屬性 34
2.5.3 信號類預(yù)定義屬性 35
2.5.4 數(shù)據(jù)類型類預(yù)定義屬性 36
2.5.5 數(shù)據(jù)范圍類預(yù)定義屬性 36
2.6 Verilog HDL簡介 36
2.6.1 Verilog HDL的歷史 36
2.6.2 Verilog HDL的特點 36
2.7 Verilog HDL程序基本結(jié)構(gòu) 37
2.8 Verilog HDL語言的數(shù)據(jù)類型和運算符 38
2.8.1 標(biāo)識符 38
2.8.2 數(shù)據(jù)類型 38
2.8.3 模塊端口 39
2.8.4 值集合 39
2.8.5 表達(dá)式 41
2.9 Verilog HDL語言的描述語句 42
2.9.1 門級建模形式 42
2.9.2 數(shù)據(jù)流建模形式 43
2.9.3 行為建模形式 44
2.10 小結(jié) 50
第3章 使用ISE進(jìn)行FPGA開發(fā) 51
3.1 ISE簡介 51
3.2 ISE和ModelSim的安裝 52
3.2.1 系統(tǒng)要求 52
3.2.2 ISE的安裝 52
3.2.3 ModelSim安裝 55
3.2.4 關(guān)聯(lián)ISE和ModelSim 56
3.3 ISE的使用方法 57
3.3.1 ISE界面介紹 57
3.3.2 使用ISE的開發(fā)流程 60
3.3.3 使用ISE編寫HDL模塊 62
3.3.4 使用語言模版輔助設(shè)計 68
3.3.5 使用ISE編寫測試平臺 69
3.3.6 使用ISE編寫頂層模塊 75
3.3.7 使用ISE編寫約束文件 79
3.3.8 設(shè)計的綜合和實現(xiàn) 81
3.3.9 硬件編程和下載 82
3.4 小結(jié) 83
第4章 模擬I2C協(xié)議 84
4.1 I2C總線解析 84
4.1.1 I2C總線概述 84
4.1.2 I2C協(xié)議的基本概念 84
4.1.3 I2C協(xié)議的時序要求 85
4.2 模擬I2C接口程序的基本框架 87
4.3 I2C協(xié)議的具體實現(xiàn) 89
4.3.1 位傳輸?shù)膶崿F(xiàn) 89
4.3.2 字節(jié)傳輸?shù)膶崿F(xiàn) 99
4.3.3 程序主體的實現(xiàn) 106
4.4 程序的仿真與測試 110
4.4.1 主節(jié)點的仿真 111
4.4.2 從節(jié)點的仿真 113
4.4.3 仿真主程序 119
4.4.4 仿真結(jié)果 125
4.5 小結(jié) 126
第5章 UART控制器 127
5.1 計算機(jī)接口技術(shù)簡介 127
5.1.1 常用的計算機(jī)接口簡介 127
5.1.2 計算機(jī)接口的控制方式 128
5.2 RS-232串口通信簡介 129
5.2.1 串口通信概述 129
5.2.2 RS-232協(xié)議 130
5.2.3 RS-232通信時序和UART 133
5.2.4 串口通信實現(xiàn)方案 134
5.3 使用FPGA實現(xiàn)UART 134
5.3.1 UART實現(xiàn)原理 134
5.3.2 UART工作流程 136
5.3.3 信號監(jiān)測器模塊的實現(xiàn) 137
5.3.4 波特率發(fā)生器模塊的實現(xiàn) 139
5.3.5 移位寄存器模塊的實現(xiàn) 143
5.3.6 奇偶校驗器模塊的實現(xiàn) 145
5.3.7 總線選擇器模塊的實現(xiàn) 147
5.3.8 計數(shù)器模塊的實現(xiàn) 149
5.3.9 UART內(nèi)核模塊的實現(xiàn) 151
5.3.10 UART頂層模塊的實現(xiàn) 164
5.3.11 測試平臺的編寫和仿真 172
5.4 小結(jié) 178
第6章 USB接口控制器 179
6.1 USB接口簡介 179
6.1.1 USB發(fā)展歷史 179
6.1.2 USB特點和應(yīng)用 179
6.2 USB體系結(jié)構(gòu) 180
6.2.1 USB系統(tǒng)描述 180
6.2.2 USB物理接口 181
6.2.3 USB電源管理 182
6.2.4 USB設(shè)備 183
6.2.5 USB主機(jī) 183
6.3 USB通信原理 183
6.3.1 USB傳輸模型 184
6.3.2 USB設(shè)備檢測過程 188
6.4 USB系統(tǒng)開發(fā) 196
6.4.1 USB硬件系統(tǒng) 196
6.4.2 USB接口芯片PDIUSBD12 197
6.5 USB設(shè)計實例 210
6.5.1 設(shè)計需求分析 210
6.5.2 設(shè)計方案 211
6.6 FPGA固件開發(fā) 211
6.6.1 固件模塊劃分 211
6.6.2 自定義包編寫 212
6.6.3 分頻器模塊的實現(xiàn) 215
6.6.4 沿控制模塊的實現(xiàn) 216
6.6.5 輸入/輸出切換模塊的實現(xiàn) 217
6.6.6 請求處理模塊的實現(xiàn) 219
6.6.7 設(shè)備收發(fā)器模塊的實現(xiàn) 222
6.6.8 測試平臺的編寫 233
6.7 USB驅(qū)動和軟件開發(fā) 235
6.7.1 USB驅(qū)動編寫 235
6.7.2 USB軟件編寫 241
6.8 小結(jié) 243
第7章 數(shù)字視頻信號處理器 245
7.1 視頻信號概述 245
7.1.1 視頻信號處理的基本過程 246
7.1.2 數(shù)字圖像處理技術(shù)概念 246
7.1.3 數(shù)字視頻信號的格式 247
7.2 視頻信號處理的框架 248
7.2.1 視頻信號轉(zhuǎn)換模塊 248
7.2.2 視頻數(shù)據(jù)計算模塊 249
7.2.3 通信模塊 249
7.3 視頻信號處理的電路 250
7.3.1 中央控制器FPGA 250
7.3.2 電視信號轉(zhuǎn)換模塊電路 250
7.3.3 圖像緩存部分電路 253
7.4 視頻處理程序的具體實現(xiàn) 254
7.4.1 主體程序的實現(xiàn) 254
7.4.2 視頻圖像數(shù)據(jù)采集程序的實現(xiàn) 256
7.4.3 SRAM的讀寫控制 263
7.5 程序測試與運行 266
7.5.1 測試程序 266
7.5.2 測試結(jié)果 273
7.6 小結(jié) 274
第8章 VGA/LCD顯示控制器 275
8.1 VGA顯示原理 275
8.1.1 圖像顯示原理 275
8.1.2 常用視頻顯示標(biāo)準(zhǔn) 276
8.2 VGA/LCD顯示控制器的基本框架 276
8.3 VGA/LCD顯示控制器程序的實現(xiàn) 277
8.3.1 頂層程序--vga_top 277
8.3.2 顏色查找表--Color Lookup Table 278
8.3.3 顏色處理器--Color Processor 285
8.3.4 光標(biāo)處理器--Cursor Processor 295
8.3.5 視頻定時產(chǎn)生器--Video Timing Generator 301
8.3.6 輸出FIFO 306
8.4 程序的仿真與測試 309
8.5 小結(jié) 322
第9章 CAN總線控制器 323
9.1 CAN總線協(xié)議解析 323
9.1.1 CAN總線通信模型 324
9.1.2 CAN總線協(xié)議中的基本概念 324
9.1.3 報文的數(shù)據(jù)結(jié)構(gòu) 325
9.1.4 位時序（Bit Timing） 327
9.1.5 同步（Synchronization） 328
9.2 CAN通信控制器程序基本框架 328
9.2.1 SJA1000CAN通信控制器 328
9.2.2 CAN通信控制器程序框架 329
9.3 CAN通信控制器的具體實現(xiàn) 330
9.3.1 頂層控制程序--TOP 331
9.3.2 寄存器控制 332
9.3.3 位時序邏輯--Bit Timing Logic 339
9.3.4 位數(shù)據(jù)流處理器--Bit Stream Processor 342
9.3.5 CRC校驗 357
9.3.6 FIFO 357
9.4 程序的仿真與測試 360
9.5 小結(jié) 365
第10章 以太網(wǎng)控制器（MAC） 366
10.1 以太網(wǎng)基本原理 366
10.1.1 以太網(wǎng)協(xié)議的參考模型 366
10.1.2 MAC子層 368
10.1.3 媒體無關(guān)接口（Media Independent Interface） 369
10.2 以太網(wǎng)控制器（MAC）的基本框架 370
10.3 以太網(wǎng)控制器（MAC）程序的實現(xiàn) 371
10.3.1 頂層程序--eth_top 371
10.3.2 媒體無關(guān)接口模塊（Media Independent Interface Module） 373
10.3.3 數(shù)據(jù)發(fā)送模塊 379
10.3.4 數(shù)據(jù)接收模塊 392
10.3.5 控制模塊 399
10.4 程序的仿真與測試 405
10.4.1 頂層程序 405
10.4.2 外部PHY芯片模擬程序 408
10.4.3 仿真結(jié)果 418
10.5 小結(jié) 419