數(shù)字電子技術(shù)

第1章 數(shù)字電路基礎(chǔ)
1.1 數(shù)制與轉(zhuǎn)換
1.1.1 進(jìn)位計(jì)數(shù)制
1.1.2 數(shù)制轉(zhuǎn)換
1.2 常用代碼
1.2.1 8421BCD碼，
1.2.2 2421BCD碼和5421BCD碼
1.2.3 余3BCD碼
1.2.4 可靠性代碼
1.3 數(shù)字電路概述
1.3.1 數(shù)字信號(hào)與模擬信號(hào)
1.3.2 數(shù)字電路
1.3.3 研究數(shù)字電路的基本工具
1.4 邏輯運(yùn)算與常用邏輯門(mén)電路
1.4.1 三種基本邏輯關(guān)系與基本邏輯門(mén)電路
1.4.2 常用復(fù)合邏輯：
習(xí)題
第2章 邏輯函數(shù)化簡(jiǎn)
2.1 布爾代數(shù)的基本公式和規(guī)則
2.1.1 基本公式
2.1.2 基本規(guī)則
2.2 邏輯函數(shù)的代數(shù)化簡(jiǎn)法
2.2.1 化簡(jiǎn)的目的
2.2.2 邏輯函數(shù)化簡(jiǎn)原則
2.2.3 代數(shù)法化簡(jiǎn)舉例
2.3 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
2.3.1 卡諾圖的結(jié)構(gòu)
2.3.2 邏輯函數(shù)的卡諾圖表示法
2.3.3 卡諾圖化簡(jiǎn)邏輯函數(shù)的原理
2.3.4 用卡諾圖化簡(jiǎn)邏輯函數(shù)的步驟
2.4 包含無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
2.4.1 含有無(wú)關(guān)項(xiàng)的邏輯函數(shù)
2.4.2 含有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的最簡(jiǎn)與或式
2.5 邏輯函數(shù)的五種常用表達(dá)形式
2.5.1 與或式及與非式
2.5.2 與或非式、或與式及或非式
2.5.3 含有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的五種形式
習(xí)題
第3章 組合邏輯電路
3.1 集成邏輯門(mén)
3.1.1 LSTTL與非門(mén)
3.1.2 其他TIL門(mén)電路
3.1.3 OC門(mén)
3.1.4 三態(tài)門(mén)及使能端和功能端
3.1.5 TTL門(mén)電路多余輸入端子的處理方法
3.1.6 MOS集成邏輯門(mén)
3.2 組合邏輯電路的分析
3.2.1 組合邏輯電路的特點(diǎn)
3.2.2 組合邏輯電路的一般分析方法舉例
3.3 組合邏輯電路的設(shè)計(jì)
3.4 組合電路設(shè)計(jì)中的險(xiǎn)象及其消除
3.4.1 險(xiǎn)象產(chǎn)生的原因
3.4.2 險(xiǎn)象的檢查與消除方法
習(xí)題
第4章 集成組合電路的應(yīng)用
4.1 譯碼器在組合電路中的應(yīng)用
4.1.1 含有74LSl38譯碼器的組合電路的分析
4.1.2 74LSl38譯碼器的組合電路設(shè)計(jì)
4.2 數(shù)據(jù)選擇器在組合電路中的應(yīng)用
4.2.1 含有數(shù)據(jù)選擇器的組合電路的分析
4.2.2 用數(shù)據(jù)選擇器設(shè)計(jì)組合電路
4.3 集成組合電路用途的擴(kuò)展
4.3.1 3-8譯碼器74LSl38的功能擴(kuò)展
4.3.2 數(shù)據(jù)選擇器的功能擴(kuò)展
4.3.3 加法器用途的擴(kuò)展
4.4 組合集成電路綜合應(yīng)用舉例
習(xí)題
第5章 時(shí)序邏輯電路
5.1 觸發(fā)器
5.1.1 基本RS觸發(fā)器
5.1.2 RS觸發(fā)器
5.1.3 D觸發(fā)器.：
5.1.4 JK觸發(fā)器
5.1.5 T觸發(fā)器和T’觸發(fā)器
5.1.6 集成觸發(fā)器的觸發(fā)方式及符號(hào)圖
5.2 同步時(shí)序電路的分析
5.3 異步時(shí)序電路的分析
5.4 同步時(shí)序電路的設(shè)計(jì)
5.4.1 莫爾型同步時(shí)序電路設(shè)計(jì)舉例
5.4.2 米里型時(shí)序邏輯電路設(shè)計(jì)舉例
習(xí)題
第6章 集成時(shí)序電路的應(yīng)用
6.1 十進(jìn)制計(jì)數(shù)器
6.1.1 異步集成計(jì)數(shù)器74LS90
6.1.2 同步十進(jìn)制可逆計(jì)數(shù)器74LSl92
6.2 十六進(jìn)制計(jì)數(shù)器
6.3 寄存器和移位寄存器
6.3.1 鎖存器
6.3.2 基本寄存器
6.3.3 移位寄存器
習(xí)題
第7章 脈沖的產(chǎn)生和變換
7.1 555定時(shí)器電路
7.1.1 或非門(mén)組成的基本：RS觸發(fā)器
7.1.2 555定時(shí)器電路的組成
7.1.3 555定時(shí)器的工作原理及功能表
7.2 施密特觸發(fā)器；
7.2.1 用555定時(shí)器構(gòu)成的施密特觸發(fā)器
7.2.2 施密特觸發(fā)器的主要應(yīng)用
7.3 單穩(wěn)態(tài)觸發(fā)器
7.3.1 單穩(wěn)態(tài)觸發(fā)器的電路組成
7.3.2 電路工作原理
7.3.3 單穩(wěn)態(tài)觸發(fā)器的主要應(yīng)用
7.4 多諧振蕩器
7.4.1 多諧振蕩器工作原理
7.4.2 多諧振蕩器應(yīng)用舉例
習(xí)題
第8章 數(shù)／模與模，數(shù)轉(zhuǎn)換
8.1 數(shù)／模轉(zhuǎn)換
8.1.1 D／A轉(zhuǎn)換在數(shù)字系統(tǒng)中的應(yīng)用
8.1.2 R.2 R倒T型DAC電路
8.1.3 恒流源權(quán)電流DAC電路
8.1.4 DAC的主要性能指標(biāo)
8.2 模／數(shù)轉(zhuǎn)換
8.2.1 時(shí)序分配器
8.2.2 逐次逼近型AID轉(zhuǎn)換器的組成
8.2.3 逐次逼近式ADC工作過(guò)程
習(xí)題
第9章 存儲(chǔ)器與可編程邏輯器件
9.1 隨機(jī)存取存儲(chǔ)器.
9.1.1 RAM的結(jié)構(gòu)及存儲(chǔ)容量
9.1.2 六管靜態(tài)MOS基本存儲(chǔ)電路（SMOS）
9.1.3 動(dòng)態(tài)RAM（DRAM）
9.2 只讀存儲(chǔ)器（ROM）
9.2.1 ROM電路原理
9.2.2 ROM在組合電路中的應(yīng)用
9.2.3 用于研究開(kāi)發(fā)或者小批量生產(chǎn)的ROM
9.3 可編程邏輯器件
9.3.1 可編程邏輯陣列PLA的功能與應(yīng)用
9.3.2 其他可編程邏輯器件簡(jiǎn)介
9.4 組合邏輯電路設(shè)計(jì)方法總結(jié)
習(xí)題
附錄一 數(shù)字電子技術(shù)實(shí)驗(yàn)
實(shí)驗(yàn)一 門(mén)電路邏輯功能及主要參數(shù)測(cè)試
一、實(shí)驗(yàn)前準(zhǔn)備
二、實(shí)驗(yàn)內(nèi)容和步驟：
三、實(shí)驗(yàn)報(bào)告
實(shí)驗(yàn)二 組合邏輯電路的分析與設(shè)計(jì)
一、實(shí)驗(yàn)前準(zhǔn)備
二、驗(yàn)內(nèi)容和步驟
三、實(shí)驗(yàn)報(bào)告
實(shí)驗(yàn)三觸發(fā)器功能測(cè)試及應(yīng)用
一、實(shí)驗(yàn)前準(zhǔn)備
二、實(shí)驗(yàn)內(nèi)容和步驟
三、實(shí)驗(yàn)報(bào)告
實(shí)驗(yàn)四計(jì)數(shù)、譯碼、顯示綜合實(shí)驗(yàn)
一、實(shí)驗(yàn)前準(zhǔn)備
二、實(shí)驗(yàn)內(nèi)容和步驟
三、實(shí)驗(yàn)報(bào)告
實(shí)驗(yàn)五移位寄存器功能測(cè)試及應(yīng)用
一、實(shí)驗(yàn)前準(zhǔn)備
二、實(shí)驗(yàn)內(nèi)容和步驟
三、實(shí)驗(yàn)報(bào)告
實(shí)驗(yàn)六555集成定時(shí)器及其應(yīng)用
一、實(shí)驗(yàn)前準(zhǔn)備
二、實(shí)驗(yàn)內(nèi)容和步驟
三、實(shí)驗(yàn)報(bào)告
實(shí)驗(yàn)七D／A轉(zhuǎn)換與A／D轉(zhuǎn)換實(shí)驗(yàn)
一、實(shí)驗(yàn)前準(zhǔn)備
二、實(shí)驗(yàn)內(nèi)容和步驟
三、實(shí)驗(yàn)報(bào)告
附錄二常用數(shù)字集成電路
一、系列TTL數(shù)字邏輯電路
二、4000系列CMOS數(shù)字邏輯電路
主要參考文獻(xiàn)