數(shù)字設計原理（國外經典教材電子信息）

定　價：￥39.80

作　者：	（美）Daniel D.Gajski著；李敏波譯；李敏波譯
出版社：	清華大學出版社
叢編項：	國外經典教材·電子信息
標　簽：	數(shù)字系統(tǒng)設計

購買這本書可以去

ISBN：	9787302097457	出版時間：	2005-05-01	包裝：	平裝
開本：	26cm	頁數(shù)：	337	字數(shù)：

內容簡介

　　近年來，我國的電子信息產業(yè)發(fā)展迅速，力爭要成為"21世紀的世界制造中心"。這就迫切需要我國的高校能夠培養(yǎng)出大量符合企業(yè)需求的高素質電子信息類人才。但是，目前傳統(tǒng)的電子信息類教材已經落后于時代發(fā)展對電子信息教育的要求，急需一批門類齊全、具有國際水平的經典教材。引進國外的優(yōu)秀電子信息教材，一方面可以了解和吸收國際現(xiàn)今的教學思想和教學方法，推動國內高校的課程改革和教學國際化進程，乃至對國內重點大學建設國際一流大學都能夠提供寶貴的借鑒作用；另一方面能夠培育出更多具有國際水準的電子信息類人才，提高我國電子信息產業(yè)的核心競爭力。為此，清華大學出版社從全球最大的高等教育出版機構一一培生教育出版集團（PearsonEducationGroup）引進了這套"國外經典教材·電子信息"教材。在該套教材的引進和出版過程中，我們邀請了一大批國內高校電子信息類專業(yè)的知名教授和相應領域的專家，與我們共同成立了專門的教材編審委員會，根據(jù)國內高校電子信息各專業(yè)的課程體系和培養(yǎng)方向，分期分批地從Pearson出版的電子信息系列教材中挑選出質量高、針對性強、適合國內教學的優(yōu)秀教材。確定選題后，編委會委員直接參與或組織教材的翻譯和審校，以確保教材內容的高質量和適應性。另外，為了更好地服務于教學和增強立體化教學的力度，我們在引進教材的同時也引進了與教材相配套的教學資料。該套教材的范圍是電子信息和電子工程學科所屬各專業(yè)的基礎專業(yè)課和專業(yè)課，是對應專業(yè)的本科生，同時兼顧相關工程學科各專業(yè)的本科生或研究生。該套教材既可作為相應課程的教材或教學參考書，也適于相應技術領域的工程師和技術人員參考或自學。由于我們自身能力有限，該套教材在使用過程中很可能還會發(fā)現(xiàn)一些缺憾或問題，歡迎使用過的廣大師生向我們提出意見或建議。同時，也非常期望廣大讀者向我們推薦優(yōu)秀的國外電子信息類教材，同我們一起建設適合我國高等院校電子信息教學的優(yōu)秀教材。

作者簡介

　　Gajski博士現(xiàn)任加利福尼亞大學信息和計算機科學系以及電氣和計算機工程系的教授，是嵌入式系統(tǒng)設計和規(guī)范語言領域的領軍人物，在數(shù)字電路、交換系統(tǒng)、超級計算機設計和VLSI結構方面有十多年的行業(yè)經驗。此外，Gajski博士還在伊利諾斯大學的計算機科學系從事過十余年的學術研究，并曾主管SpecC語言小組的研究項目，擔任嵌入式計算機系統(tǒng)UCI中心的主任，其研究課題包括以下內容：嵌入式系統(tǒng)、信息技術、設計方法學和電氣設計環(huán)境、規(guī)范語言和CAD軟件、設計科學。李敏波，01年1月獲清華大學工學博士，隨后在新加坡國立大學從事協(xié)同產品設計與門戶的博士后研究。02年11月至今在金蝶軟件公司中央研究院擔任高級研究員?，F(xiàn)任復旦大學軟件學院零售與分銷管理系統(tǒng)研究中心的副主任，從事教學和科研工作。相關圖書數(shù)字信號處理器：體系結構、實現(xiàn)與應用系統(tǒng)與信號入門

圖書目錄

第1章  引言
  1.1  設計描述
  1.2  抽象層次
  1.3  設計流程
  1.4  CAD工具
  1.5  典型的設計流程
  1.6  引導圖
  1.7  本章小結
  1.8  參考文獻
  1.9  習題
第2章  數(shù)據(jù)的類型與表示
  2.1  定位數(shù)制
  2.2  八進制和十六進制數(shù)
  2.3  數(shù)制轉換
  2.4  進制數(shù)的加法與減法
  2.5  負數(shù)的表示
  2.6  二進制補碼的加法和減法
  2.7  二進制乘法
  2.8  二進制除法
  2.9  浮點數(shù)
  2.10  十進制數(shù)的二進制碼
  2.11  字符碼
  2.12  檢錯和糾錯碼
  2.13  漢明碼
  2.14  本章小結
  2.15  參考文獻
  2.16  習題
第3章  布爾代數(shù)與邏輯設計
  3.1  代數(shù)的性質
  3.2  布爾代數(shù)的公理化定義
  3.3  布爾代數(shù)的基本定理
  3.4  布爾函數(shù)
  3.5  正則形式
  3.6  標準形式
  3.7  其他邏輯運算
  3.8  數(shù)字邏輯門
  3.9  多輸入和多算子的擴展
  3.10  門的實現(xiàn)
  3.11  VLSI技術
  3.12  本章小結
  3.13  參考文獻
  3.14  習題
第4章  布爾函數(shù)的化簡
  4.1  圖表示法
  4.2  化簡的卡諾圖法
  4.3  不確定狀態(tài)
  4.4  制表法
  4.5  門陣列的技術映射
  4.6  定制庫的技術映射
  4.7  無險象設計
  4.8  本章小結
  4.9  參考文獻
  4.10  習題
第5章  組合元件
  5.1  行波進位加法器
  5.2  超前進位加法器
  5.3  加法器/減法器
  5.4  邏輯單元
  5.5  算術邏輯單元
  5.6  譯碼器
  5.7  選擇器
  5.8  總線
  5.9  優(yōu)先編碼器
  5.10  比較器
  5.11  移位器和循環(huán)移位器
  5.12  只讀存儲器
  5.13  可編程邏輯陣列
  5.14  本章小結
  5.15  參考文獻
  5.16  習題
第6章  時序邏輯
  6.1  SR鎖存器
  6.2  門控SR鎖存器
  6.3  門控D鎖存器
  6.4  觸發(fā)器
  6.5  觸發(fā)器類型
  6.6  時序邏輯的分析
  6.7  有限狀態(tài)機模型
  6.8  時序邏輯的綜合
  6.9  FSM模型的獲得
  6.10  狀態(tài)化簡
  6.11  狀態(tài)編碼
  6.12  記憶元件的選擇
  6.13  優(yōu)化和時序
  6.14  本章小結
  6.15  參考文獻
  6.16  習題
第7章  存儲器件
  7.1  寄存器
  7.2  移位寄存器
  7.3  計數(shù)器
  7.4  十進制(BCD)計數(shù)器
  7.5  異步計數(shù)器
  7.6  寄存器文件
  7.7  隨機存取器
  7.8  下推棧
  7.9  先進先出隊列
  7.10  簡單數(shù)據(jù)通路
  7.11  通用數(shù)據(jù)通路
  7.12  控制單元的設計
  7.13  本章小結
  7.14  參考文獻
  7.15  習題
第8章  寄存器傳輸級設計
  8.1  設計模型
  8.2  FSMD定義
  8.3  算法狀態(tài)機圖
  8.4  利用ASM圖進行綜合
  8.5  寄存器共享(變量合并)
  8.6  功能單元共享(算子合并)
  8.7  總線共享(連線合并)
  8.8  寄存器合并
  8.9  鏈接和多循環(huán)
  8.10  功能單元流水線
  8.11  數(shù)據(jù)通路流水線
  8.12  控制流水線
  8.13  進程安排
  8.14  本章小結
  8.15  參考文獻
  8.16  習題
第9章  處理器設計
  9.1  指令集
  9.2  尋址方式
  9.3  處理器設計
  9.4  指令集設計
  9.5  CISC設計
  9.6  精簡指令集
  9.7  RISC設計
  9.8  數(shù)據(jù)預取
  9.9  分支預測
  9.10  本章小結
  9.11  參考文獻
  9.12  習題
附錄A  實驗室實驗