數(shù)字系統(tǒng)邏輯設(shè)計(jì)

第1章基本知識
1.1數(shù)制及其轉(zhuǎn)換
1.1.1進(jìn)位計(jì)數(shù)制
1.1.2數(shù)制轉(zhuǎn)換
1.2帶符號二進(jìn)制數(shù)的代碼表示
1.2.1原碼
1.2.2反碼
1.2.3補(bǔ)碼
1.3幾種常用的編碼
1.3.1十進(jìn)制數(shù)的二進(jìn)制編碼（BCD碼）
1.3.2可靠性編碼
1.3.3字符編碼
本章小結(jié)
思考題
習(xí)題1
第2章邏輯代數(shù)基礎(chǔ)
2.1邏輯代數(shù)的基本概念
2.1.1邏輯變量及基本邏輯運(yùn)算
2.1.2邏輯函數(shù)及邏輯函數(shù)間的相等
2.1.3邏輯函數(shù)的表示法
2.2邏輯代數(shù)的基本等式和重要規(guī)則
2.2.1基本等式
2.2.2重要規(guī)則
2.2.3復(fù)合邏輯
2.3邏輯函數(shù)表達(dá)式的形式與變換
2.3.1邏輯函數(shù)表達(dá)式的兩種基本形式
2.3.2邏輯函數(shù)表達(dá)式的兩種標(biāo)準(zhǔn)形式
2.3.3邏輯函數(shù)表達(dá)式的轉(zhuǎn)換
2.4邏輯函數(shù)化簡
2.4.1代數(shù)化簡法
2.4.2卡諾圖化簡法
2.5邏輯門電路
2.5.1簡單門電路
2.5.2復(fù)合門電路
2.5.3邏輯門電路的性能指標(biāo)
2.6邏輯函數(shù)的實(shí)現(xiàn)
2.6.1用與非門實(shí)現(xiàn)邏輯函數(shù)
2.6.2用或非門實(shí)現(xiàn)邏輯函數(shù)
2.6.3用與或非門實(shí)現(xiàn)邏輯函數(shù)
2.6.4用異或門實(shí)現(xiàn)邏輯函數(shù)
本章小結(jié)
思考題
習(xí)題2
第3章組合邏輯電路
3.1基本概念
3.2組合邏輯電路分析
3.2.1分析的一般步驟
3.2.2分析舉例
3.3組合邏輯電路設(shè)計(jì)
3.3.1設(shè)計(jì)方法概述
3.3.2設(shè)計(jì)舉例
3.3.3設(shè)計(jì)中幾個(gè)實(shí)際問題的處理
3.4組合邏輯電路的險(xiǎn)象
3.4.1競爭現(xiàn)象與險(xiǎn)象的產(chǎn)生
3.4.2險(xiǎn)象的消除
3.5常用中規(guī)模組合邏輯器件及應(yīng)用
3.5.1二進(jìn)制并行加法器
3.5.2譯碼器
3.5.3數(shù)據(jù)選擇器
本章小結(jié)
思考題
習(xí)題3
第4章同步時(shí)序邏輯電路
4.1概述
4.1.1同步時(shí)序邏輯電路的結(jié)構(gòu)和特點(diǎn)
4.1.2同步時(shí)序邏輯電路的兩種模型
4.1.3同步時(shí)序邏輯電路的描述方法
4.2存儲(chǔ)元件——觸發(fā)器
4.2.1基本R-S觸發(fā)器
4.2.2常用時(shí)鐘控制觸發(fā)器
4.3同步時(shí)序邏輯電路分析
4.3.1分析的一般步驟
4.3.2分析舉例
4.4同步時(shí)序邏輯電路的設(shè)計(jì)
4.4.1設(shè)計(jì)的一般步驟
4.4.2設(shè)計(jì)舉例
4.5常用中規(guī)模同步時(shí)序邏輯器件及應(yīng)用
4.5.1集成同步計(jì)數(shù)器
4.5.2集成同步寄存器
本章小結(jié)
思考題
習(xí)題4
第5章異步時(shí)序邏輯電路
5.1異步時(shí)序邏輯電路的結(jié)構(gòu)模型
5.2脈沖異步時(shí)序邏輯電路
5.2.1電路工作特點(diǎn)與描述方法
5.2.2脈沖異步時(shí)序邏輯電路的分析
5.2.3脈沖異步時(shí)序邏輯電路的設(shè)計(jì)
5.3電平異步時(shí)序邏輯電路
5.3.1電路工作特點(diǎn)與描述方法
5.3.2電平異步時(shí)序邏輯電路的分析
5.3.3電平異步時(shí)序邏輯電路反饋回路間的競爭
5.4電平異步時(shí)序邏輯電路的設(shè)計(jì)
5.4.1電平異步時(shí)序邏輯電路設(shè)計(jì)的一般步驟和方法
5.4.2電平異步時(shí)序邏輯電路設(shè)計(jì)舉例
5.5常用中規(guī)模異步時(shí)序邏輯器件及應(yīng)用
5.5.1典型芯片
5.5.2應(yīng)用舉例
本章小結(jié)
思考題
習(xí)題5
第6章可編程邏輯器件
6.1PLD概述
6.1.1PLD的發(fā)展
6.1.2PLD的基本結(jié)構(gòu)
6.1.3PLD的電路表示法
6.1.4PLD的分類
6.2可編程只讀存儲(chǔ)器
6.2.1半導(dǎo)體存儲(chǔ)器
6.2.2可編程ROM的結(jié)構(gòu)與類型
6.2.3可編程ROM的應(yīng)用
6.3可編程邏輯陣列PLA
6.3.1PLA的邏輯結(jié)構(gòu)
6.3.2PLA的應(yīng)用
6.4可編程陣列邏輯PAL
6.4.1PAL的基本邏輯結(jié)構(gòu)
6.4.2PAL的輸出和反饋結(jié)構(gòu)
6.4.3PAL的應(yīng)用
6.5通用陣列邏輯GAL
6.5.1GAL的基本邏輯結(jié)構(gòu)
6.5.2GAL的輸出邏輯宏單元OLMC
6.5.3GAL器件的開發(fā)過程
6.6在系統(tǒng)編程技術(shù)簡介
6.6.1ISP技術(shù)的主要特點(diǎn)
6.6.2ISP可編程邏輯器件的類型
6.6.3ISP器件的開發(fā)過程
本章小結(jié)
思考題
習(xí)題6
第7章綜合應(yīng)用舉例
7.1汽車尾燈控制器設(shè)計(jì)
7.1.1設(shè)計(jì)要求
7.1.2功能描述
7.1.3電路設(shè)計(jì)
7.2彈道計(jì)時(shí)器設(shè)計(jì)
7.2.1設(shè)計(jì)要求
7.2.2功能描述
7.2.3電路設(shè)計(jì)
7.3數(shù)字鐘電路設(shè)計(jì)
7.3.1設(shè)計(jì)要求
7.3.2功能描述
7.3.3電路設(shè)計(jì)
本章小結(jié)
附錄A習(xí)題參考解答
附錄B實(shí)驗(yàn)
參考文獻(xiàn)