數(shù)字電子技術(shù)基礎(chǔ)

第1章數(shù)制與編碼
1.1數(shù)制
1.1.1進(jìn)位計(jì)數(shù)制
1.1.2進(jìn)位計(jì)數(shù)制之間的轉(zhuǎn)換
1.2編碼
1.2.1二-十進(jìn)制編碼(BCD碼)
1.2.2可靠性編碼
1.2.3字符代碼
習(xí)題1
第2章邏輯代數(shù)基礎(chǔ)
2.1邏輯代數(shù)的三種基本運(yùn)算
2.1.1邏輯變量與邏輯函數(shù)
2.1.2三種基本運(yùn)算
2.2邏輯代數(shù)的基本定理和規(guī)則
2.2.1基本定律
2.2.2三個重要規(guī)則
2.2.3若干常用公式
2.3復(fù)合邏輯
2.3.1復(fù)合邏輯運(yùn)算和復(fù)合門
2.3.2邏輯運(yùn)算符的完備性
2.4邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
2.4.1最小項(xiàng)和最小項(xiàng)表達(dá)式
2.4.2最大項(xiàng)和最大項(xiàng)表達(dá)式
2.5邏輯函數(shù)的代數(shù)化簡法
2.6邏輯函數(shù)的卡諾圖化簡
2.6.1卡諾圖的構(gòu)成
2.6.2邏輯函數(shù)的卡諾圖表示法
2.6.3最小項(xiàng)合并規(guī)律
2.6.4用卡諾圖化簡邏輯函數(shù)
2.7非完全描述邏輯函數(shù)的化簡
2.7.1非完全描述的邏輯函數(shù)
2.7.2非完全描述邏輯函數(shù)的化簡
習(xí)題2
第3章集成邏輯門
3.1數(shù)字集成電路的分類
3.2TTL集成邏輯門
3.2.1TTL與非門的工作原理
3.2.2TTL與非門的特性與參數(shù)
3.2.3TTL門電路的改進(jìn)
3.2.4集電極開路門和三態(tài)門
3.3MOS集成邏輯門
3.3.1CMOS反相器
3.3.2CMOS邏輯門
3.3.3CMOS傳輸門
3.3.4CMOS邏輯門系列
3.4集成門電路使用中的實(shí)際問題
習(xí)題3
第4章組合邏輯電路
4.1組合邏輯電路的分析
4.2組合邏輯電路的設(shè)計(jì)
4.3常用MSI組合邏輯器件及應(yīng)用
4.3.1編碼器
4.3.2譯碼器
4.3.3數(shù)據(jù)選擇器
4.3.4數(shù)據(jù)分配器
4.3.5數(shù)碼比較器
4.3.6加法器
4.4組合邏輯電路中的競爭與冒險(xiǎn)
習(xí)題4
第5章觸發(fā)器
5.1基本RS觸發(fā)器
5.1.1電路結(jié)構(gòu)和工作原理
5.1.2基本RS觸發(fā)器的功能描述方法
5.2時鐘控制的觸發(fā)器
5.2.1鐘控RS觸發(fā)器
5.2.2鐘控D觸發(fā)器
5.2.3鐘控T觸發(fā)器和T′觸發(fā)器
5.2.4鐘控JK觸發(fā)器
5.2.5電位觸發(fā)方式的工作特點(diǎn)
5.3集成觸發(fā)器
5.3.1主從觸發(fā)器
5.3.2邊沿觸發(fā)器
5.4觸發(fā)器的邏輯符號及時序圖
5.4.1觸發(fā)器的邏輯符號
5.4.2時序圖
習(xí)題5
第6章時序電路的分析與設(shè)計(jì)
6.1時序電路概述
6.1.1時序電路的特點(diǎn)
6.1.2時序電路的分類
6.1.3時序電路的功能描述
6.2同步時序邏輯電路的分析
6.2.1同步時序邏輯電路的一般分析方法
6.2.2典型時序邏輯電路的分析
6.3異步時序電路的分析方法
6.4同步時序電路的設(shè)計(jì)方法
6.4.1建立原始狀態(tài)圖和狀態(tài)表
6.4.2狀態(tài)化簡
6.4.3狀態(tài)分配
6.4.4同步時序電路的設(shè)計(jì)舉例
習(xí)題6
第7章常用集成時序邏輯器件及應(yīng)用
7.1集成計(jì)數(shù)器
7.1.1常用集成計(jì)數(shù)器功能分析
7.1.2集成計(jì)數(shù)器的級聯(lián)
7.1.3任意模值計(jì)數(shù)器
7.2集成寄存器和移位寄存器
7.2.1常用集成寄存器
7.2.2常用集成移位寄存器
7.3序列信號發(fā)生器
7.3.1序列信號發(fā)生器的設(shè)計(jì)
7.3.2m序列碼發(fā)生器
7.4以MSI為核心的同步時序電路的分析與設(shè)計(jì)
7.4.1分析方法
7.4.2設(shè)計(jì)方法
習(xí)題7
第8章脈沖波形的產(chǎn)生與整形
8.1概述
8.1.1脈沖產(chǎn)生電路和整形電路的特點(diǎn)
8.1.2脈沖電路的基本分析方法
8.2555定時器及其應(yīng)用
8.2.1555定時器的組成與功能
8.2.2555定時器的典型應(yīng)用
8.3集成單穩(wěn)態(tài)觸發(fā)器
8.4集成邏輯門構(gòu)成的脈沖電路
8.4.1微分型單穩(wěn)態(tài)觸發(fā)電路
8.4.2多諧振蕩器
習(xí)題8
第9章存儲器和可編程邏輯器件
9.1半導(dǎo)體存儲器
9.1.1只讀存儲器(ROM)
9.1.2隨機(jī)存取存儲器(RAM)
9.1.3存儲器容量的擴(kuò)展
9.2可編程邏輯器件
9.2.1概述
9.2.2低密度可編程邏輯器件
9.2.3高密度可編程邏輯器件
9.2.4可編程邏輯器件的開發(fā)
習(xí)題9
第10章數(shù)-模轉(zhuǎn)換和模-數(shù)轉(zhuǎn)換
10.1概述
10.2D/A轉(zhuǎn)換器(DAC)
10.2.1D/A轉(zhuǎn)換器的基本工作原理
10.2.2D/A轉(zhuǎn)換器的主要電路形式
10.2.3D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
10.2.4八位集成DAC0832
10.3A/D轉(zhuǎn)換器(ADC)
10.3.1A/D轉(zhuǎn)換器的基本工作原理
10.3.2A/D轉(zhuǎn)換器的主要電路形式
10.3.3A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
10.3.4八位集成ADC8009
習(xí)題10
第11章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
11.1數(shù)字系統(tǒng)設(shè)計(jì)的描述方法
11.1.1方框圖
11.1.2時序圖
11.2數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例
11.2.1定時電路的設(shè)計(jì)
11.2.2數(shù)字頻率的設(shè)計(jì)
11.2.3任意波形發(fā)生器的設(shè)計(jì)
11.2.4數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
附錄一常用邏輯符號對照表
附錄二數(shù)字集成型號命名法
參考資料