可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)

定　價(jià)：￥32.00

作　者：	（美）[K.斯科希爾]Kevin Skahill編著；朱明程，孫普譯
出版社：	東南大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	硬件描述語言 VHDL語言

購買這本書可以去

ISBN：	9787810503792	出版時(shí)間：	1998-11-01	包裝：	膠版紙
開本：	26cm	頁數(shù)：	383	字?jǐn)?shù)：

內(nèi)容簡介

　　本書是美國Cypress半導(dǎo)體高級技術(shù)專家編寫，廣泛用于美國的大學(xué)內(nèi)有關(guān)電子類VHDL、FPGA原理、VHDL技術(shù)概念、系統(tǒng)設(shè)計(jì)方法，是全球首冊以CPLD、FPGA為目標(biāo)載體，介紹VHDL設(shè)計(jì)技術(shù)的正式出版物，經(jīng)美國多所重點(diǎn)院校有關(guān)專業(yè)使用。反映較好。FPGA技術(shù)是20世紀(jì)90年代電子應(yīng)用、通信技術(shù)等產(chǎn)業(yè)的技術(shù)應(yīng)用熱點(diǎn)VHDL硬件描述語言則更是專業(yè)領(lǐng)域普遍看重和推薦的電子系統(tǒng)硬件設(shè)計(jì)語言標(biāo)準(zhǔn)。本書第1-2章主要介紹電子設(shè)計(jì)技術(shù)概況和現(xiàn)場可編程邏輯器件的原理、特性及分類；第3-9章介紹VHDL設(shè)計(jì)的基本概念、語句、語法及設(shè)計(jì)風(fēng)格，CPLD、FPGA應(yīng)用設(shè)計(jì)實(shí)例及技巧；第10章介紹VHDL測試閏臺(tái)。本書的出版，對于我國VHDL設(shè)計(jì)技術(shù)的普及，將是一個(gè)很好的推動(dòng)。本書可作為電子、通訊、計(jì)算機(jī)及自動(dòng)控制類的大學(xué)本科和研究生專業(yè)課程教材，也適用于VHDL技術(shù)的工程師繼續(xù)教育。

作者簡介

暫缺《可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)》作者簡介

圖書目錄

1 概述
1.1 采用VHDL的原因
1.2 不足之處
1.3 采用VHDL設(shè)計(jì)綜合的過程
1.4 設(shè)計(jì)流程
1.5 Cypress的開發(fā)系統(tǒng)
1.6 字型協(xié)定
練習(xí)1.1
1.7 小結(jié)
問題1
2 可編程邏輯基礎(chǔ)
2.1 概述
2.2 采用可編程邏輯的原因
2.3 何謂可編程邏輯器件
2.4 簡單的PLD22V10
練習(xí)2.1
2.5 CPLD器件結(jié)構(gòu)
練習(xí)2.2
2.6 FPGA器件結(jié)構(gòu)
練習(xí)2.3
2.7 PREP基準(zhǔn)協(xié)議
2.8 可編程邏輯的未來發(fā)展方向
練習(xí)2.4
問題2
3 實(shí)體和構(gòu)造
3.1 概述
3.2 簡單的實(shí)例
3.3 設(shè)計(jì)實(shí)體
練習(xí)3.1
練習(xí)3.2
3.4 標(biāo)識(shí)符、數(shù)據(jù)對象、數(shù)據(jù)類型及屬性
3.5 常見錯(cuò)誤
練習(xí)3.3
問題3
4 組合和同步邏輯的設(shè)計(jì)
4.1 概述
4.2 設(shè)計(jì)實(shí)例
4.3 組合邏輯
練習(xí)4.1
4.4 同步邏輯
練習(xí)4.2
4.5 設(shè)計(jì)先進(jìn)先出緩沖器
練習(xí)4.3
4.6 常見錯(cuò)誤
4.7 測試平臺(tái)
問題4
5 狀態(tài)機(jī)設(shè)計(jì)
5.1 概述
5.2 一個(gè)簡單的設(shè)計(jì)實(shí)例
5.3 內(nèi)存控制器設(shè)計(jì)
練習(xí)5.1
5.4 設(shè)計(jì)的面積、速度和占用資源
練習(xí) 5.2
5.5 Mealy型狀機(jī)設(shè)計(jì)
5.6 設(shè)計(jì)中的其它因素
5.7 小結(jié)
問題 5
6 大型設(shè)計(jì)中的層次結(jié)構(gòu)
6.1 概述
6.2 設(shè)計(jì)實(shí)例:AM2901
練習(xí)6.1
練習(xí)6.2
6.3 設(shè)計(jì)實(shí)例:100BASE-T4以太網(wǎng)中繼器
問題6
7 函數(shù)和過程
7.1 概述
7.2 函數(shù)
練習(xí)7.1
7.3 過程
7.4 有關(guān)子程序小結(jié)
問題7
8 邏輯綜合和設(shè)計(jì)實(shí)現(xiàn)
9 優(yōu)化數(shù)據(jù)通路
10 建立測試平臺(tái)
結(jié)束語
附錄A 安裝WARP軟件及瀏覽手冊的在線文本
附錄B 保留字
附錄C VHDL速查表
附錄D 名詞解釋
附錄E 詞匯索引