片斷：—從口196KR上，有一種特殊口——從口（Slaveport）。用它來和其他CPU器件之間做并行通信。這種操作方式下，196KR成為從機方式連接到主CPU。主CPU可以訪問196KR的I/O、存儲器或其他并行接口器件。196KR的有些地址/數據總線控制信號能夠被當著雙口RAM使用，在196KR和其他處理器之間交換數據。4.8XC196KR另增加的功能在特殊操作功能上，196KR仍保留如Idle和掉電方式，以及Once功能。196KR有EPROM器件，型號是87C196KR。編程除自動加載編程、從機方式和Run－Time方式外，還提供串行口的編程方式，對內部EPROM的編程。七、用于電機控制的單片機——8XC196MX196MC/MD/MH是Intel在196的基礎上，集成了功能很強的三相交流波形發(fā)生器，它是專為變頻空調和變頻電機控制開發(fā)的芯片。已成功地在中、高檔變頻空調器中使用。它也可以在通用變頻控制器中用于中央控制。196MX器件中有8到13路的ADC，分辨率在8/10位。其采樣時間、轉換時間、采樣精度等都可通過軟件設置，已保證最佳的采樣時間、采樣精度等。指令可設置對ADC系統(tǒng)的直流失調的修正。ADC口還可當數字輸入端使用。1.含有三項交流波形發(fā)生器的8XC196MC/MH196MX系列的器件中，MC/MH有三相波形發(fā)生器單元?？煽刂迫?單相交流電機，直流無刷變頻電機。MD中還有一個頻率發(fā)生器。196MC/MH中的三相PWM方式的波形發(fā)生器（WFG），其分辨可達到125ns（邊沿方式）或250ns（中心對準方式）。軟件可控制WFG的頻率、占空比和“死區(qū)”時間。每相的WFG都有兩個可編程、具有高輸出驅動能力、極性可編程的輸出端。在外部出現(xiàn)故障時，可通過輸入口切斷所有WFG的輸出。8XC196MC/MH與196其他器件一樣，也有EPA功能用于對事件的監(jiān)測和控制，如事件捕獲和比較。兩個器件中含有EPA的數量不同。2.含有頻率發(fā)生器的8XC196MD8XC196MD包括了8XC196MC的特點，但波形發(fā)生器用可編程頻率發(fā)生器代替。可編程頻率發(fā)生器可產生連續(xù)的頻率輸出?？捎糜诩t外遙控方式通信。196MD的引腳與196MC略有區(qū)別。3.8XC196MX的應用196MC具有很強的軟件處理能力和硬件能力已在變頻空調上使用，其室內機使用196MH，室外機使用196MC。室內機中采用FuzzyLogic運算，通過對室內/外溫度、濕度，人員流動的監(jiān)測和運算，以最佳方式控制室外機的運行，滿足人們對舒適度的要求。大量模擬量的監(jiān)測、定點或浮點運算可在196MX上輕易地實現(xiàn)。由于196MX有各種很強的能力，還可以完成向一拖二、一拖三的分體變頻空調和柜機的設計，也可以應用于中央空調對風機或各種房間內對溫度設置等控制。八、尋址空間超過64Kbyte的8XC196NX系列196NX是196系列尋址空間超過64K達1Mbyte以上的器件，型號有8XC196NT/8XC196NP/8XC196NU。三種器件內部ROM空間NT有32K容量、NU有24K容量、NP只有4K容量。NU有6個片選輸出，每個片選輸出的地址總線和數據總線可以動態(tài)地工作在復用或分離方式下，輸出的總線還可以插入0～15個等待狀態(tài)，數據總線的寬度也可在8位或16位之間動態(tài)地切換。當應用項目有大的程序和數據量時，可以采用這類器件。Intel還推薦196NX和Intel的BootBlockFalsh一起使用。Flash是一種EPROM、EEPROM、Flash功能三合一的固態(tài)數據存儲器，可以存放程序和數據。1.增加倍頻特性的8XC196NU8XC196NT和8XC196KT具有相同的特性，8XC196KT上的4路AD輸入端在8XC196NT上為外部地址口（EPROT）。EPORT能夠做外部尋址線或標準低速I/O口，也可組合使用。NU可以通過外部引腳（PLLEN1/2）的選擇，控制內部鎖相環(huán)電路對外部晶振2倍頻或3倍頻，也可以控制不倍頻，使內部最高工作頻率達50MHz。NP在封裝上和NU除無倍頻引腳外，其余pinto－pin的兼容，同時在硬件資源上也與NU相似。2.8XC196系列中其他特殊用途的單片機在汽車應用中，196還有一些特別器件可以采用，如196LX的196CX，其中集成了專為汽車準備的硬件，如在196CX上有CAN總線和在196LX上有J1850通信協(xié)議等。例如前面談到的196KR已經使用在汽車的電子燃油噴射控制上。九、應用注意1.8XC196中的A/D轉換器的區(qū)別各型號196中的A/D略有區(qū)別，8X9X中只有一個10位的轉換器，轉換時間固定不變；在196KB中有快速和慢速兩種工作速度；196KC則又增加8位或10位的采樣分辨率，使用8位分辨率時可以得到更快的采樣速度，同時196KC還可以對采樣時間和轉換時間進行設置，以保證足夠的采樣精確度；196KR除包含全部196KCA/D特性外，還有對偏置修正和內部參考電壓和ANGND的轉換，意在更有效地修正模擬系統(tǒng)的誤差；196MC又包含了196KR的全部功能，同時A/D通道擴展到14路，可以接入更多的模擬信號而不需增加其他的元件。2.與快閃存儲器（FlashMemory）的聯(lián)接通常80C196的程序要配接外部的EPROM等程序存儲器，也可以在Intel找到與DIP封裝的EPROM引腳兼容的Flash，它可以替代EPROM，使用時無需紫外擦除器，編程速度也比EPROM快。另外，Intel還提供BootBlockFlash，是帶有程序區(qū)的Flash，可以將程序存放在這塊區(qū)域，其余的空間當Flash使用。在軟件支持下，實現(xiàn)在線修改程序。摘自《電子技術》月刊，19同年年第1期本書前言序言《單片機應用技術選編》從第1集到如今的第7集，包括了整整十個年頭我國在單片機應用領域中的優(yōu)秀技術文獻。從這些文章中可以看出我國單片機應用領域發(fā)生的巨大變化。與此同時，選編的編選方針也略有變化。1.單片機應用的技術資料日益增多，讀者可獲得的渠道也日益增多。最明顯的莫過于在互聯(lián)網上可普遍查詢廠家器件資料及應用指南；刊登單片機應用文獻的期刊增多，內容增多，廣告信息豐富；世界各半導體器件廠家在華公司、代理機構技術服務的增強與完善。這些都使有關新器件資料的獲得日益便捷，與之相應，介紹新器件資料則相對減少。2.DSP及通信領域會形成單片機的新熱點。相應的期刊及文章比例加大，讀者會發(fā)現(xiàn)本集中入選了一些優(yōu)秀的DSP及通信類的文章。3.隨著單片機應用技術的深入，許多應用技術從原來的入門、一般性應用設計轉入提高其應用水平的研究?！哆x編》有意選擇一些向縱深論述的配套性文章，如高速運放應用技術、集成運放使用可靠性；高速采集A/D轉換器及A/D轉換器的動態(tài)性能研究。4.可靠性技術一直是單片機應用中的一個重要的難點與熱點。《選編》中一直單獨列章，而且該章內容有日益龐大的趨勢。然而單片機的可靠性設計還遠沒有形成較完整、較系統(tǒng)的理論指導。5.低功耗技術是近年來器件技術發(fā)展的一項重要技術內容。在微電子CMOS新工藝的基礎上，新器件的低功耗技術已取得可觀成就，然而單片機應用系統(tǒng)的低功耗設計技術卻遠遠落后于新器件的發(fā)展。低功耗系統(tǒng)設計應是單片機應用系統(tǒng)設計的普遍取向，因為低功耗系統(tǒng)有其不局限于節(jié)省能源的廣泛的技術效益。鑒于可靠性設計和低功耗系統(tǒng)設計在未來單片機應用系統(tǒng)設計中的重要地位，在本集的序言中將刊登編者的《MCU最小功耗系統(tǒng)設計綱要》和《MCU應用系統(tǒng)的可靠性設計綱要》。它是編者近年來在單片機應用研究中的一些認識和觀念，曾在一些場合舉行過講座，希望借此建立起單片機領域現(xiàn)代智能電子系統(tǒng)的低功耗系統(tǒng)設計、可靠性設計的應用技術基礎?！哆x編》（7）入選文章510篇，全文發(fā)表的113篇，其余摘要發(fā)表。由于選題的傾向性，有些內容不錯的文章也未能入選或全文刊登。與每集出版相同，全文收錄的文章在定稿前都要與作者取得聯(lián)系，征求意見。但由于部分作者地址不詳或變遷，至今仍未聯(lián)系上。希望未取得聯(lián)系的作者（包括以前各集全文入選的作者）能迅速和我們聯(lián)系，并領取應得的稿酬。根據出版規(guī)定和本書的取材特點，《選編》作者只領取一次性稿酬，再版時出版社不另付稿酬，特此說明。本書由何立民教授主編，負責文稿的收集、篩選、摘錄、整理修改和整體結構設計；楊昌竹編審抓總成書過程的組織協(xié)調、統(tǒng)稿審定；曾昭奇任責任編輯；王海云負責與作者聯(lián)系、信函管理與善后工作。MCU最小功耗系統(tǒng)設計綱要V0.5一、最小功耗系統(tǒng)設計概述1.系統(tǒng)中的實際功耗分析（1）有效功耗與無效功耗：MCU高速運行與系統(tǒng)實際需要，有效操作指令與無效操作指令。（2）有效功耗時間與無效功耗時間：時間域分析，有效操作的功率損耗，采集與采集等待，宏觀劃分與微觀劃分。（3）有效功耗區(qū)域與無效功耗區(qū)域：空間域分析，CPU分時操作時的等待操作區(qū)域，操作單元與等待單元。（4）系統(tǒng)中時空節(jié)電的巨大潛力：以熱流量計為例，有效功耗時間/無效功耗時間為1s/300s（宏觀）。2.低功耗系統(tǒng)的效益分析（1）眾所周知的節(jié)能效益：系統(tǒng)便攜化、提高電池值守時間，綠色產業(yè)。（2）十分可觀的可靠性效益：獨立小型電池供電系統(tǒng)、休閑、掉電下的噪聲失敏、熱負荷、EMC。（3）現(xiàn)代電子系統(tǒng)的歸屬：器件普遍CMOS化，功耗可控，可靠性設計，便攜化。3.最小功耗系統(tǒng)設計內容（1）本質低功耗設計：器件選擇、電路設計。（2）運行低功耗設計；MCU低功耗運行管理，軟件功耗管理設計。（3）低功耗的供電管理：分區(qū)供電、時空投切。二、本質低功耗硬件系統(tǒng)設計1.CMOS電路的功耗及功耗控制（1）CMOS電路的功耗特性：Ptot（總功耗）＝PD（靜態(tài)功耗）十PA（動態(tài)功耗）PD＝VDD·IDDPA＝VDD·ITC十fCLVDD2（2）CMOS電路的功耗控制：時鐘控制、電源電壓控制、靜態(tài)化控制。2.全CMOS化的硬件系統(tǒng)設計（1）HCMOS取代TTL、HCMOSMCU，外圍器件CMOS化的IDL、PD、SHDN控制。（2）CMOS電路系統(tǒng)的總體設計：防異常損耗，閂鎖電流、振蕩電流、系統(tǒng)泄漏；三相宜原則：電源宜低不宜高、時鐘宜慢不宜快、系統(tǒng)/器件宜靜不宜動。3.功耗管理的支持電路設計（1）MCU低功耗方式的喚醒電路設計：IDL、PD方式的喚醒電路，中斷、復位，定時，計數、條件中斷與復位。（2）外圍功耗控制接口：外圍器件關斷（SHDN）控制（有部分為IDL、PD軟件方式）。（3）電源管理的電路支持：時、空供電控制總體設計，帶關斷功能的DC/DC模塊，電源總線開關，分布式可關斷電源系統(tǒng)。4.最小功耗值守電路設計（1）值守電路特點：獨立小系統(tǒng)、長期值守、人機松耦合、高可靠極低功耗。（2）值守電路類型：喚醒值守（定時、計數、條件）、運行值守（最小工作區(qū)域、連續(xù)小作業(yè)）、開機值守（遠程開機、遙控開機）。（3）值守電路設計：極低功耗、極高可靠、獨立系統(tǒng)、最小分割。三、系統(tǒng)低功耗的運行管理1.最小有效功耗運行管理（1）單片機的低功耗運行方式：IDL、PD運行方式，中斷、復位喚醒，上電標志（內部、外（2）最小有效功耗時間控制：有效功耗任務集中，有效功耗時序集中，宏觀、微觀控制。（3）廢除程序無謂等待：開式結構，循環(huán)等待變IDL等待，迅速進入IDL、PD方式。（4）及時關斷外圍電路：SHDN，斷電。2.時、空局部化的時鐘控制（1）MCU時鐘控制典范：IDL關斷CPU時鐘，PD關斷系統(tǒng)時鐘。（2）雙時鐘系統(tǒng)：系統(tǒng)高速運行與怠速運行。（3）時鐘區(qū)域控制：忙時多用、閑時少用、不用關閉，熱流量計FR的關閉值守計數。3.最大的靜態(tài)化運行控制（1）外圍電路的關斷控制：硬件SHDN軟件IDL/PD。（2）電路無效運行的關閉：非采集時外部信號驅動有效關閉。（3）速率系統(tǒng)宜低不宜高：采集速率、系統(tǒng)時鐘、總線速度控制。4.最小時空的供電區(qū)域管理（1）區(qū)域供電管理：多干多供、少干少供、不干不供。（2）系統(tǒng)泄漏防止：精心設計，泄漏測試。（3）獨立單元電路設計：劃分獨立供電單元電路、開關設置（DC/DC、總線開關）。四、供電管理硬件支持設計1.低功耗改變了系統(tǒng)的供電設計（1）多源供電：主電源、便攜電源，值守電源、微功耗局部電源，竊電與發(fā)電。（2）電源的運行與投切：主電源、輔助電源，后備電源，電源監(jiān)測。電池充電；電源自動關閉、投切、微UPS功能。（3）總線分布式電源：集中供電、總線分配，多層次規(guī)格，DC/DC分類目標供電，DC/DC的關斷控制。2.系統(tǒng)中的獨立供電單元設計（1）獨立功能單元設計：利于獨立供電、電源分配與管理。（2）獨立單元的可控電源設計：實時關斷控制。（3）供電控制方式：電源總線開關、DC/DC關斷。3.電源管理中的總線電源開關（1）總線電源開關要求：導道電阻小、靜態(tài)功耗小、開關速度快、驅動電流?。皇走xMOSFET。（2）高邊開關與低邊開關：開關位置選擇，安全性與共模干擾，優(yōu)選高邊開關。（3）MOSFET高邊開關：NMOSFET、PMOSFET，優(yōu)化選擇NMOSFET，Vcc十11V驅動難題。（4）NMOSFET的器件解決：充電泵集成電路驅動，集成的NMOSFET驅動器，集成的多路NM（）SFET電源開關。4.系統(tǒng)中的電源泄漏控制（1）最小功耗系統(tǒng)的隱患：系統(tǒng)電源泄漏，分布電路泄漏，保護電路泄漏，意外泄漏。（2）電源泄漏檢查：全靜態(tài)運行的功耗測定與比較。（3）防電源泄漏的精細設計：分布電路低功耗設計、保護電路防泄漏。（4）電源關斷的防泄漏：源頭禁止。MCU應用系統(tǒng)的可靠性設計綱要V0.5一、可靠性設計概述1.可靠性與可靠性設計（1）可靠性：電子產品在規(guī)定條件下能否準確無誤運行的衡量尺度。（2）可靠性設計：產品全過程中，保證可靠性的全部設計手段。2.MCU應用系統(tǒng)的可靠性特點（1）背景：智能系統(tǒng)、可控器件、微電子技術、高可靠集成器件。（2）本質可靠性：與生俱來的可靠性。（3）可靠性控制：通過感知、分析、判斷、決策、控制手段，提高系統(tǒng)的可靠性。在硬件支持下的軟件控制、感知外界運行環(huán)境狀況作出對策，系統(tǒng)自檢與修復、超限早期報警；噪聲失敏控制。（4）擬人化的可靠性設計：排序運行的可靠性、控制方案的可靠性、噪聲失敏的控制與管理。（5）智能系統(tǒng)中的多值可靠性：正常、失效界限中的出錯現(xiàn)象。3.可靠性設計的現(xiàn)狀與前景（1）產品設計的三位一體：功能性設計、可靠性設計、產品化設計。（2）可靠性設計現(xiàn)狀：技術教育缺陷導致可靠性觀念的缺陷；沒有形成智能系統(tǒng)可靠性設計的理論、內容和方法。（3）可靠性設計前景：智能系統(tǒng)、微電子技術、新器件、新工藝的綜合設計；SMT的專業(yè)化設計、可靠性專用器件大力發(fā)展、外圍器件高綜合品質；HCMOS器件開創(chuàng)新紀元。4.可靠性設計的內容與特點（1）可靠性設計特點：過程性、添加性、隱含性、遍布性。（2）舉足輕重的軟件可靠性設計：在可靠的硬件支持下，軟件的本質可靠性和可靠性控制。（3）可靠性設計內容：硬件本質可靠性設計、可靠性控制設計、PCB可靠性設計、電源系統(tǒng)可靠性設計、軟件的可靠性設計與可靠性控制。二、可靠性設計基礎1.MCU應用系統(tǒng)的可靠性（1）動態(tài)可靠性與靜態(tài)可靠性：系統(tǒng)的靜態(tài)、準靜態(tài)、動態(tài)運行。靜態(tài)可靠性：靜態(tài)參數余度。動態(tài)可靠性：動態(tài)參數余度。原則：最大的靜態(tài)運行時間、足夠的動態(tài)可靠性余度。（2）隱性可靠性與顯性可靠性顯性可靠性問題：直接導致產品出錯的所有可預見性問題。有明顯的投入效果，二值性、直接影響運行，可在研制中解決。隱性可靠性問題：系統(tǒng)可靠性余度。效果隱含、立竿不見影，隱性可靠性設計似是而非。（3）本質可靠性與可靠性控制本質可靠性：系統(tǒng)可靠性基礎，電路的可靠性、器件的可靠性、設計語言的可靠性、系統(tǒng)結構的可靠性、工藝的可靠性、專用可靠性器件保證，可靠性問題登錄與可靠性控制支持。可靠性控制：總體設計中的硬件支持，軟件可靠性控制的可靠性增強。2.MCU應用系統(tǒng)的可靠性等級（1）可靠性等級的客觀性：客觀存在、客觀需要。（2）可靠性等級的劃分依據：系統(tǒng)類型、人機耦合度、環(huán)境品質。（3）可靠性等級劃分的意義：可靠性設計投入、項目洽談中的準星、產品研發(fā)中的難度評定。3.可靠性設計原則（1）約定激勵到約定響應的唯一性準則：系統(tǒng)中的約定激勵與約定響應，非約定激勵與非約定響應；軟件的唯一性設計與唯一性的可靠性設計保證。（2）唯一性準則的可靠性設計：約定激勵到約定響應路徑的順暢；非約定激勵的屏蔽；約定激勵增強；非約定響應的約束及無害化處理。（3）可靠性的全局保證：具體產品開發(fā)中的軟、硬件可靠性設計；科技管理的質量保證體系；可靠性的文檔資料制度，預研中的徹底研究與可靠性登錄、可靠性實踐累計登錄等；可靠性設計的可靠性分析等。4.可靠性設計的可靠性評估可靠性設計的軟、硬件開銷帶來新的可靠性問題；可靠性的無害原則，冗余刪除，隱性可靠性設計審核。三、硬件系統(tǒng)的可靠性設計1.總體方案的可靠性設計（1）盡可能選擇數字系統(tǒng)：噪聲容限大，可靠遠傳、抗干擾、易處理。（2）時鐘宜低不宜高：高總線速度，電磁兼容性、雙時鐘、關斷控制。（3）高級語言設計：設計傻瓜化、規(guī)范化，庫函數支持。（4）最大限度的時、空噪聲失敏：系統(tǒng)在休閑、掉電狀態(tài)下對外界噪聲失敏。最大靜態(tài)設計及相關硬件支持。（5）最大限度地簡化、優(yōu)化體系結構：單片化、串行擴展。（6）先進的系統(tǒng)制造工藝：系統(tǒng)集成、專業(yè)化SMB設計、加工，可靠的PCB設計方法。（7）可靠地供電與供電管理：市電凈化設計、總線分布式電源，時空的供電管理。2.器件選擇的可靠性設計（1）首選CMOS器件：噪聲容限大、有噪聲失敏控制功能。（2）電氣參數有足夠的可靠性余度：動態(tài)參數、靜態(tài)參數。（3）器件的繼承和預研：可靠性設計經驗集累、新器件的徹底研究與可靠性登錄。（4）注意專用可靠性器件的進展：μP監(jiān)控、尖峰抑制二極管、自聚合開關、信號線故障保護器、電源監(jiān)視器件、ESD抑制器件等。3.電路系統(tǒng)的可靠性設計（1）CMOS電路的可靠性設計：寄生可控硅與可控硅閂鎖效應、靜電敏感與靜電損傷、緩變脈沖引起的振蕩、CMOS電路可靠性設計常規(guī)。（2）MCU最小系統(tǒng)的可靠性設計：最小系統(tǒng)的可靠性設計問題，電源過渡態(tài)、MCU運行失常、電源故障、復位時序、數據丟失防止。（3）外圍器件的可靠性設計：外圍器件的保護設計、外圍器件的選擇設計（可靠性保護、可控失敏）。（4）外圍器件的串行擴展方式：總線易關閉。4.電源系統(tǒng)的可靠性設計（1）電源可靠性設計的重要性：交流電網污染嚴重、電源影響的全局性、模擬電路對電源設計的高要求。（2）交流電網中的供電異常：過壓、欠壓、瞬時掉電、浪涌與跌落、瞬變脈沖、頻率變化。（3）線性穩(wěn)壓電源的可靠性設計：常規(guī)的交流穩(wěn)壓、隔離、濾波、直流穩(wěn)壓、電源去耦設計。（4）開關電源供電的可靠性設計：噪聲途徑（開關電路、二次整流、控制回路、一次整流及負載）、噪聲干擾抑制（成品開關電源測試及輸入端AC、輸出端DC濾波）。（5）可靠性高的總線分布式電源系統(tǒng)：易于監(jiān)測、控制、管理與分配，故障隔離、熱量分散、質量分散、簡化集中供電。四、印制板（PCB）的可靠性設計1.PCB可靠性設計概述（1）EMC為主的PCB可靠性設計：PCB的EMC環(huán)境，外部的電源、負載、I/O通道，內部的輻射源、噪聲源、耦合路徑。（2）PCB可靠性的最佳解決：系統(tǒng)集成、專業(yè)化設計、微電子工藝（SMT、SMD、SMB）。（3）PCB可靠性設計的內容與原則設計內容：總體設計、電源地線布置、去耦設計、排線設計。設計原則：以手工設計為主的EMC設計規(guī)范，輔以自動布線設計。2.PCB的總體設計要求（1）PCB的區(qū)域分配：MCU、模擬電路、數字電路、功率器件的布局。（2）留好地線空間：多層板的地線層設計、單層板的網格地線設計、地線預留設計。（3）最短接線：集成電路器件的最短接線布置。（4）高頻信號布線設計：低阻返回、地線屏蔽、緊縮設計。3.電源、地線設計（1）模擬、數字供電設計：分別供電、減少地線公共阻抗。（2）地線設計：低阻抗、小公共阻抗、小回路面積、地線層與地線網格設計。（3）完整的產品地線系統(tǒng)設計：主板、面板、電源板、I/O接口、伺服驅動板的地線交接設計。4.電源去耦設計（1）數字系統(tǒng)中的高次諧波：在2ns時跳變沿有高次諧波160MHz（一20db帶寬）。（2）電源去耦設計：集成電路電流瞬變尖峰（MC68HC11A8、100mA、10ns）去耦電容計算、去耦電容連接（不良連接Vdrop＝890mV），數字系統(tǒng)電源入口的去耦（10～100μF/0.01～0.1μF）。5.布線的可靠性設計常規(guī)（1）相鄰層信號線垂直布線。（2）所有未用空間都設計成地平面。（3）防止形成地線回路。（4）數字信號線，如數據總線、地址總線與地線平行，將頻繁變化的數據線夾在地線間布線。（5）高頻線跡的兩邊平行分布地線。（6）系統(tǒng)時鐘緊湊安置，線盡量短、平面地。（7）傳輸線保證阻抗的連續(xù)性、過渡轉向。五、軟件的可靠性設計1.軟件可靠性設計概述（1）軟件設計三位一體：功能性設計、可靠性設計、規(guī)范化設計。功能性基礎，可靠性保證，規(guī)范化的結構體系、子程序、庫函數等。（2）軟件的本質可靠性與可靠性控制本質可靠性：軟件從約定激勵到約定響應的可靠性保證。可靠性控制：惡劣環(huán)境下的可靠性增強、充分利用在硬件環(huán)境支持下的軟件可靠性增強技術。（3）軟件可靠性檢測：隱性可靠性設計的檢查、測試、考機。（4）軟件可靠性的最佳解決：高級語言支持下的專業(yè)化設計，RTOS軟件平臺，用戶的任務化編程。2.軟件可靠性設計的支持與保障（1）硬件的可靠性支持：可靠性控制的硬件相關設計、功耗管理方式；時鐘控制體系、電源管理體系，外圍器件的關斷控制與軟件保護。（2）軟件的可靠性登錄：新器件軟件相關控制；外圍器件的保護特性；隱性可靠性設計的標志與功能。（3）規(guī)范化、系列化、標準化的子程序庫、庫函數：建立用戶標準庫；標準庫的可靠性優(yōu)化；標準庫的版本管理。（4）子程序可靠性設計常規(guī)：控制類子程序的時序余度；約定激勵到約定響應的唯一性設計；規(guī)范化的入口條件及數據傳遞；可靠的中斷嵌套處理；符號變量設計、符號名清晰、規(guī)范、易理解。3.監(jiān)控系統(tǒng)的可靠性設計（1）初始化的可靠性設計：可靠性登錄的初始化滿足；不同復位狀態(tài)的識別與跳轉；系統(tǒng)的安全性保障；系統(tǒng)復位余度。（2）系統(tǒng)的自檢與處理自檢：目標、自檢項目選擇、硬件支持；檢測項目與檢測方案。檢后處理：報警、區(qū)域指示、自修復。（3）系統(tǒng)界限參數的可靠性設計：參數有界性。狀態(tài)參數、運行參數、原始參數、中間參數、結果參數；參數界限合理的設定。（4）程序的異常與回復程序異常：非唯一性異常，寧靜死機，瘋狂死機，旁路異常。程序回復：程序逃逸的欄載機構，WDT、軟件陷阱，死循環(huán)的WDT歸一化處理。復位處理：WDT歸一化、復位入口的分支處理、回復后的復位狀態(tài)初始化，廣義WDT技術，定時熱復位、可控復位。（5）數據抗干擾設計：數字濾波、數字界限剔除、數字校驗與修復。4.軟件可靠性設計常規(guī)（1）良好的開發(fā)環(huán)境：語言、工具、硬件平臺、軟件平臺、RTOS及結構化的任務嵌入設計。（2）可靠性設計培訓：補課、建立智能系統(tǒng)可靠性設計理論、觀念與方法。（3）可靠性優(yōu)化升級：子程序庫、函數庫、結構化軟件包的優(yōu)化管理工作。（4）普及噪聲失敏技術：充分利用噪聲失敏技術大幅度提高系統(tǒng)的可靠性。（5）建立可靠性登錄制度：前期供軟件設計備忘、后期為可靠性優(yōu)化累集。（6）重視初始化中的可靠性設計：可靠性設置、可靠性登錄處理、復位入口的分支處理、多復位系統(tǒng)的時序余度。（7）充分利用界限控制：廣泛采取界限檢制手段減少系統(tǒng)出錯。（8）空余資源妥善處理。（9）可靠性余度技術：容錯操作、數據備份、時序余度、程序異常的無害化處理等。（10）利用WDT技術實現(xiàn)無死機系統(tǒng)：廣義WDT、回復的初始化、自檢與修復。5.軟件可靠性設計的測評（1）軟件調試中的可靠性測評缺陷：軟件的單一性功能性調試、約定激勵到約定響應的唯一狀態(tài)調試。（2）可靠性設計的不可靠性附加：適當的可靠性設計投入。（3）可靠性設計的有效性檢查常規(guī)化。（4）指定干擾環(huán)境下的軟件測試：應用環(huán)境模擬、EMC測試。編輯部地址：北京市海淀區(qū)學院路37號北京航空航天大學出版社編輯部。郵政編碼：100083聯(lián)系電話：82317034聯(lián)系人：王海云主編何立民1999.1.24
鄂公網安備 42010302001612號 