計(jì)算機(jī)組成原理教程（第2版）

第1章 Neumann計(jì)算機(jī)概述
1.1 Neumann計(jì)算機(jī)體系的確立
1.1.1 人類計(jì)算工具的進(jìn)步
1.1.2 Neumann計(jì)算機(jī)體系結(jié)構(gòu)原理
1.1.3 Neumann計(jì)算機(jī)的基本組成
1.2 Neumann計(jì)算機(jī)的工作過程
1.2.1 程序?qū)τ?jì)算機(jī)的控制
1.2.2 控制的實(shí)現(xiàn)
1.2.3 計(jì)算機(jī)的解題過程
1.3 計(jì)算機(jī)系統(tǒng)組成
1.3.1 計(jì)算機(jī)的軟件和硬件
1.3.2 總線與硬件體系結(jié)構(gòu)
1.3.3 系統(tǒng)舉例——IBM PC系統(tǒng)結(jié)構(gòu)
1.3.4 計(jì)算機(jī)系統(tǒng)性能
1.3.5 計(jì)算機(jī)技術(shù)的進(jìn)展
習(xí)題
第2章 信息表示與運(yùn)算基礎(chǔ)
2.1 二進(jìn)制運(yùn)算及其實(shí)現(xiàn)
2.1.1 二進(jìn)制數(shù)與十進(jìn)制數(shù)間的轉(zhuǎn)換
2.1.2 二進(jìn)制算術(shù)
2.1.3 加法器
2.1.4 邏輯運(yùn)算與邏輯電路
2.1.5 八進(jìn)制、十六進(jìn)制和二—十進(jìn)制碼
2.2 機(jī)器數(shù)
2.2.1 符號數(shù)及其編碼
2.2.2 機(jī)器數(shù)的浮點(diǎn)與定點(diǎn)表示法
2.3 非數(shù)值數(shù)據(jù)編碼
2.3.1 ASCII字符編碼
2.3.2 漢字編碼
2.3.3 語音編碼
2.4 指令碼
2.4.1 指令與指令系統(tǒng)
2.4.2 尋址方式
2.4.3 Intel 8086指令系統(tǒng)
2.5 抗干擾編碼
2.5.1 奇偶校驗(yàn)碼
2.5.2 海明碼
2.5.3 循環(huán)冗余校驗(yàn)碼（CRC）
習(xí)題
第3章 存儲系統(tǒng)
3.1 分級存儲體系的形成
3.1.1 對存儲系統(tǒng)的性能要求
3.1.2 存儲系統(tǒng)的分層結(jié)構(gòu)
3.1.3 虛擬存儲器
3.1.4 Cache—主存結(jié)構(gòu)
3.2 主存儲器組成
3.2.1 半導(dǎo)體記憶元件
3.2.2 主存儲器結(jié)構(gòu)
3.2.3 并行存儲結(jié)構(gòu)
3.2.4 并行系統(tǒng)中的存儲組織
3.2.5 相聯(lián)存儲器
3.3 輔助存儲器
3.3.1 輔助存儲器的主要技術(shù)指標(biāo)
3.3.2 磁表面存儲原理
3.3.3 磁盤存儲器
3.3.4 磁帶存儲器
3.3.5 光盤存儲器
3.3.6 磁盤陣列RAID
習(xí)題
第4章 處理器技術(shù)
4.1 控制器基本邏輯
4.1.1 指令的時序
4.1.2 控制器的基本組成
4.1.3 組合邏輯控制器
4.1.4 微程序控制器
4.2 流水線技術(shù)
4.2.1 提高計(jì)算機(jī)處理能力的基本思路
4.2.2 流水線結(jié)構(gòu)
4.2.3 流水線中的訪存沖突和相關(guān)處理
4.2.4 流水線中的多發(fā)射技術(shù)
4.2.5 Pentium CPU
4.2.6 流水線向量處理機(jī)
4.3 RISC技術(shù)
4.3.1 RISC的產(chǎn)生
4.3.2 RISC技術(shù)要點(diǎn)
4.3.3 PowerPC
4.4 處理器并行技術(shù)的新進(jìn)展
4.4.1 CRIP（CISC－RISC Processor）
4.4.2 RVIP技術(shù)和CRVIP技術(shù)
4.4.3 EPIC結(jié)構(gòu)
4.5 陣列處理機(jī)
4.5.1 計(jì)算機(jī)并行技術(shù)的進(jìn)步與開發(fā)策略
4.5.2 陣列處理機(jī)的特點(diǎn)與結(jié)構(gòu)
習(xí)題
第5章 輸入輸出系統(tǒng)
5.1 外部設(shè)備
5.1.1 外部設(shè)備分類及其發(fā)展
5.1.2 字符設(shè)備
5.1.3 圖形／圖像設(shè)備
5.1.4 語音處理設(shè)備
5.1.5 虛擬現(xiàn)實(shí)技術(shù)
5.1.6 調(diào)制解調(diào)器
5.1.7 流通領(lǐng)域用外部設(shè)備
5.2 數(shù)據(jù)傳送的控制方式
5.2.1 直接程序傳送控制
5.2.2 程序中斷控制
5.2.3 DMA控制
5.2.4 通道控制
5.3 接口
5.3.1 外部設(shè)備與主機(jī)的連接
5.3.2 并行通信和并行接口
5.3.3 串行通信和串行接口
5.3.4 緩沖技術(shù)
習(xí)題
第6章 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
6.1 總線
6.1.1 總線類型及其通信方式
6.1.2 總線的組成與仲裁
6.1.3 總線特性與性能指標(biāo)
6.1.4 設(shè)備總線
6.1.5 系統(tǒng)總線
6.1.6 局部總線
6.1.7 下一代系統(tǒng)總線
6.2 多機(jī)系統(tǒng)
6.2.1 計(jì)算機(jī)系統(tǒng)分類
6.2.2 共享總線的多機(jī)系統(tǒng)
6.2.3 共享存儲器的多處理機(jī)系統(tǒng)
6.3 非Neumann計(jì)算機(jī)
6.3.1 數(shù)據(jù)流計(jì)算機(jī)
6.3.2 歸約機(jī)
6.3.3 智能計(jì)算機(jī)
6.3.4 人工神經(jīng)網(wǎng)絡(luò)計(jì)算機(jī)
習(xí)題
參考文獻(xiàn)