數(shù)字電子技術(shù)（第二版）

第一章數(shù)制與代碼
1.1進位計數(shù)制
1.1.1進位計數(shù)制的基本概念
1.1.2常用進位計數(shù)制
1.2數(shù)制轉(zhuǎn)換
1.2.1非十進制數(shù)轉(zhuǎn)換成十進制數(shù)
1.2.2十進制數(shù)轉(zhuǎn)換成其它進制數(shù)
1.2.3二進制數(shù)轉(zhuǎn)換成八進制數(shù)或十六進制數(shù)
1.2.4八進制數(shù)或十六進制數(shù)轉(zhuǎn)換成二進制數(shù)
1.3常用代碼
1.3.1二一十進制碼(BCD碼)
1.3.2可靠性代碼
1.3.3字符代碼
練習題
第二章基本邏輯運算及集成邏輯門
2.1基本邏輯運算
2.1.1與邏輯(與運算.邏輯乘)
2.1.2或邏輯(或運算.邏輯加)
2.1.3非邏輯(非運算.邏輯反)
2.2常用復合邏輯
2.2.1"與非"邏輯
2.2.2"或非"邏輯
2.2.3"與或非"邏輯
2.2.4"異或"邏輯及"同或"邏輯
2.3正負邏輯
2.3.1正負邏輯
2.3.2邏輯運算的優(yōu)先級別
2.3.3邏輯運算的完備性
2.4集成邏輯門
2.4.1TTL與非門
2.4.20C門和三態(tài)門
2.4.3MOS集成邏輯門
2.4.4集成邏輯門使用中的實際問題
練習題
第三章布爾代數(shù)與邏輯函數(shù)化簡
3.1基本公式和法則
3.1.1基本公式
3.1.2基本法則
3.1.3基本公式應(yīng)用
3.2邏輯函數(shù)的代數(shù)法化簡
3.2.1邏輯函數(shù)與邏輯圖
3.2.2邏輯函數(shù)化簡的原則
3.2.3與或邏輯函數(shù)的化簡
3.3卡諾圖化簡
3.3.1卡諾圖化簡的基本原理
3.3.2邏輯函數(shù)的標準式--最小項
3.3.3卡諾圖的結(jié)構(gòu)
3.3.4邏輯函數(shù)的卡諾圖表示法
3.3.5相鄰最小項合并規(guī)律
3.3.6與或邏輯化簡
3.3.7其它邏輯形式的化簡
3.3.8無關(guān)項及無關(guān)項的應(yīng)用
3.3.9輸入只有原變量沒有反變量的邏輯函數(shù)化簡
3.3.10多輸出函數(shù)的化簡
練習題
第四章組合邏輯電路
4.1組合邏輯電路的分析
4.2組合邏輯電路的設(shè)計
4,3常用中規(guī)模組合邏輯部件的原理和應(yīng)用
4.3.1半加器與全加器
4.3.2編碼器與譯碼器
4.3.3數(shù)據(jù)選擇器及多路分配器
4.3.4數(shù)字比較器
4.4組合邏輯電路中的競爭與冒險
4.4.1競爭現(xiàn)象
4.4.2冒險現(xiàn)象
4.4.3冒險現(xiàn)象的判別
4.4.4冒險現(xiàn)象的消除
練習題
第五章觸發(fā)器
5.1時序電路概述
5.1.1時序電路特點
5.1.2時序電路分類
5.1.3狀態(tài)表和狀態(tài)圖
5.2基本觸發(fā)器
5.2.1基本RS觸發(fā)器
5.2.2時鐘控制的RS觸發(fā)器
5.2.3D觸發(fā)器
5.2.4T觸發(fā)器
5.2.5JK觸發(fā)器
5.2.6基本觸發(fā)器的空翻和振蕩現(xiàn)象
5.3集成觸發(fā)器
5.3.1維持阻塞觸發(fā)器
5.3.2邊沿觸發(fā)器
5.3.3主從觸發(fā)器
5.3.4觸發(fā)器的直接置位和直接復位
5.3.5觸發(fā)器的邏輯符號比較
練習題
第六章時序邏輯電路
6.1時序電路的分析
6.1.1同步時序電路分析舉例
6.1.2異步時序電路分析舉例
6.2同步時序電路的設(shè)計
6.3計數(shù)器
6.3.1計數(shù)器的分類
6.3.22n進制計數(shù)器組成規(guī)律
6.3.3集成計數(shù)器功能分析及其應(yīng)用
6.4寄存器與移位寄存器
6.4.1寄存器
6.4.2移位寄存器
6.4.3集成移位寄存器功能分析及其應(yīng)用
6.5序列信號發(fā)生器
6.5.1序列信號發(fā)生器的設(shè)計
6.5.2m序列碼發(fā)生器
練習題
第七章脈沖波形的產(chǎn)生與變換
7.1概述
7.2555定時電路
7.2.1基本組成
7.2.2工作原理及特點
7.3單穩(wěn)態(tài)電路
7.3.1電路組成
7.3.2工作原理
7.4多諧振蕩器
7.4.1電路組成
7.4.2工作原理
7.5施密特電路
7.5.1電路組成
7.5.2工作原理
7.5.3主要應(yīng)用
練習題
第八章數(shù)／模與模／數(shù)轉(zhuǎn)換
8.1DAC
8.1.1DAC的基本概念
8.1.2DAC的電路形式及工作原理
8.1.3集成DAC
8.2ADC
8.2.1ADC的組成
8.2.2ADC電路
8.2.3ADC的主要技術(shù)指標
8.2.4集成ADC
練習題
第九章半導體存儲器和可編程邏輯器件
9.1半導體存儲器
9.1.1只讀存儲器ROM
9.1.2ROM在組合邏輯設(shè)計中的應(yīng)用
9.1.3ROM的編程及分類
9.1.4隨機存取存儲器(RAM)
9.1.5存儲器容量的擴展
9.2可編程邏輯器件PLD
9.2.1PLD的電路簡介
9.2.2PLD的開發(fā)
練習題
附錄一常用邏輯符號對照表
附錄二數(shù)字集成電路的型號命名法
參考文獻