數(shù)字邏輯

第一章 數(shù)制和編碼
1.1 進位計數(shù)制
1.2 進位計數(shù)制的相互轉換
1.2.1 多項式替代法
1.2.2 基數(shù)乘除法
1.2.3 任意兩種進制之間的轉換
1.2.4 直接轉換法
1.2.5 數(shù)制轉換時小數(shù)位數(shù)的確定
1.3 帶符號數(shù)的代碼表示
1.3.1 原碼
1.3.2 反碼
1.3.3 補碼
1.3.4 十進制數(shù)的補碼
1.4 帶符號數(shù)的加、減運算
1.5 十進制數(shù)的常用代碼
1.5.1 “8421”碼
1.5.2 “2421”碼
1.5.3 余3碼
1.6 可靠性編碼
1.6.1 格雷碼
1.6.2 奇偶校驗碼
1.6.3 海明校驗碼
1.7 數(shù)的定點及浮點表示
1.7.1 數(shù)的定點表示法
1.7.2 數(shù)的浮點表示法
習題
第二章 邏輯代數(shù)基礎
2.1 邏輯代數(shù)中的幾個概念
2.2 邏輯代數(shù)的基本運算
2.2.1 與運算（邏輯乘）
2.2.2 或運算（邏輯加）
2.2.3 非運算（邏輯非）
2.3 邏輯代數(shù)的基本定理及規(guī)則
2.3.1 邏輯代數(shù)的基本公理
2.3.2 邏輯代數(shù)的基本定理
2.3.3 邏輯代數(shù)的基本規(guī)則
2.4 邏輯函數(shù)的性質
2.4.1 復合邏輯
2.4.2 邏輯函數(shù)的基本表達式
2.4.3 邏輯函數(shù)的標準形式
2.5 邏輯函數(shù)的化簡
2.5.1 代數(shù)法化簡
2.5.2 卡諾圖法
2.5.3 利用無關項簡化函數(shù)表達式
2.5.4 輸入無反變量的函數(shù)的化簡
2.5.5 多輸出函數(shù)的化簡
2.5.6 Quine-McCluskey法（Q-M法）
習題
第三章 組合邏輯電路的分析與設計
3.1 邏輯電路設計文檔標準
3.1.1 框圖
3.1.2 門的符號標準
3.1.3 信號名和有效級
3.1.4 引端的有效級
3.1.5 引端有效級的變換
3.1.6 圖面布局及總線
3.1.7 時間圖
3.2 組合電路分析
3.2.1 窮舉法
3.2.2 邏輯代數(shù)法
3.2.3 利用摩根定律分析
3.3 組合電路設計的一般方法
……
第四章 同步時序電路的分析
第五章 同步時序電路的設計
第六章 異步時序電路的分析與設計
第七章 可編程邏輯器件PLD
第八章 數(shù)字系統(tǒng)設計
附錄一 TTL/SSI電路的型號
附錄二 某些TTL/MSI集成電路產(chǎn)品
附錄三 某些74LS系列器件引腳圖
附錄四 某些PLD、ROM、RAM器件引腳圖
參考文獻