數(shù)字電路解題技巧50法及題解300例

A篇 數(shù)字電路解題技巧5法
A.1 數(shù)制與邏輯代數(shù)
一法 2m“進制數(shù)→2”進制數(shù)的快速轉換法
二法 m進制數(shù)→n進制數(shù)的通用轉換法
三法 求取邏輯函數(shù)最小項之和形式的三種解法
四法 求取邏輯函數(shù)最大項之積形式的三種解法
五法 用代數(shù)化簡法化簡任意邏輯函數(shù)
六法 化簡4變量以上邏輯函數(shù)三方法
七法 化簡多輸出函數(shù)三方法
八法 邏輯函數(shù)的“先取后舍”化簡
九法 用“圈1法”和“圈法”化簡卡諾圖
十法 對偶定理的妙用
十一法 巧用卡諾圖進行邏輯運算
A.2 門電路和組合邏輯電路
十二法 用小規(guī)模集成(SSI)門電路實現(xiàn)組合邏輯函數(shù)的六種方案
十三法 用中規(guī)模集成(MSI)芯片實現(xiàn)組合邏輯函數(shù)常用的四種方法 
十四法 換碼器的通用設計方法
十五法 巧用CMOS傳輸門
十六法 巧用異或門
十七法 活用加法器
十八法 用“多級”電路設計技術減少門電路的輸入端數(shù)
十九法 組合邏輯電路的波形圖設計法
二十法 OC門外接電阻的選取準則 
二十一法 中規(guī)模組合電路芯片(MSI)的字位擴展技術
二十二法 BiCMOS電路識圖法
二十三法 巧用卡諾圖發(fā)現(xiàn)并消除組合電路中的險象
二十四法 設計組合邏輯電路的關鍵是正確列出真值表
二十五法 門電路多余輸入端的處理方法
A.3 觸發(fā)器和時序邏輯電路
二十六法 觸發(fā)器的時序圖繪制要領
二十七法 觸發(fā)器功能的主要描述方法
二十八法 移位寄存器的應用及其設計方法
二十九法 用MSI計數(shù)芯片設計任意進制計數(shù)器四方法
三十法 用SSI芯片設計時序電路的一般步驟及設計舉例
三十一法 用三類器件設計時序電路
三十二法 時序邏輯電路的自啟動設計技術
三十三法 巧用計數(shù)器和移位寄存器芯片的同步置數(shù)控制端
三十四法 串行數(shù)據(jù)檢測器的設計方法
三十五法 設計串行數(shù)據(jù)檢測器時，狀態(tài)化簡要慎重
三十六法 時序邏輯電路的一般分析方法
A.4 脈沖與信號產(chǎn)生電路 
三十七法 單脈沖的產(chǎn)生與整形方法 
三十八法 延遲脈沖的產(chǎn)生方法 
三十九法 群脈沖的產(chǎn)生方法 
四十法 節(jié)拍脈沖的產(chǎn)生方法 
四十一法 m序列信號的產(chǎn)生方法 
四十二法 位序列信號產(chǎn)生三法 
四十三法 字序列信號產(chǎn)生三法 
四十四法 方波信號的產(chǎn)生方法 
A.5 DAC和ADC電路
四十五法 DAC芯片的應用
四十六法 善用ADC電路
A.6 PLD器件
四十七法 RAM和ROM的字位擴展方法 
四十八法 用SSI和MSI芯片設計小型數(shù)字系統(tǒng) 
四十九法 用可編程邏輯器件(PLD)設計數(shù)字系統(tǒng) 
五十法 用單片機設計數(shù)字系統(tǒng) 
B篇 數(shù)字電路題解3例 
B.1 數(shù)值與編碼
B.2 邏輯代數(shù)
B.3 邏輯門電路
B.4 組合邏輯電路的組成及其分析設計方法
B.5 常用中大規(guī)模組合邏輯電路 
B.6 可編程組合邏輯器件
B.7 觸發(fā)器
B.8 常用MSI/LSI時序邏輯電路 
B.9 時序邏輯電路的分析與綜合 
B.1 可編程時序邏輯器件(PLD) 
B.11 D/A轉換電路
B.12 A/D轉換電路
B.13 數(shù)字電路CAD
C篇 附錄
附錄Ⅰ 常用邏輯單元圖形符號 
附錄Ⅱ 《電氣圖用圖形符號——二進制邏輯單元》(GB4728.12—85)簡介
附錄Ⅲ 西安電子科技大學1999年碩士研究生入學考試試題 
附錄Ⅳ 清華大學1996年碩士研究生入學考試試題 
附錄Ⅴ 西安交通大學1999年碩士研究生入學考試試題 
附錄Ⅵ 浙江工業(yè)大學2年碩士研究生入學考試模擬試題 
參考文獻