Pentium Pro與Pentium Ⅱ系統(tǒng)體系

致謝
關于本書
第一部分  系統(tǒng)概述
第一章  系統(tǒng)概述
  簡介
  什么是簇(C1uster)
  什么是四通路系統(tǒng)(Quad or 4—way system)
  自引導處理器(BootstraP Processor, BSP)
  啟動其他的處理器
  處理器組與主存的關系
  各處理器之間的關系
  Host/PCI橋
第二部分  處理器的硬件特性5
  硬件第一部分處理器
第二章  處理器概述
  兩種總線接口
  外部總線(ExtemalBus)
  IA＝遺傳
  指令集
  寄存器組
  內(nèi)部結構簡介
第三章  處理器上電配置
  自動配置特性
  捕捉配置信息的例子
  需要的設置和保持時間
  運行BIST選項
  錯誤觀測選項
  順序隊列深度選擇
  上電重起地址選擇
  FRC模式允許／禁止
  APIC ID選擇
  選擇三態(tài)模式
  處理器核心速度的選擇
  處理器代理ID和APIC ID分配
  FRC模式
  程序可訪問的啟動特性
第四章  處理器啟動
  復位后處理器狀態(tài)
  EDX包含處理器定義信息
  緩存的狀態(tài)及處理器的緩存能力
  引導處理器(BootStrap Processor, BSP)的選擇
  啟動BSP內(nèi)存訪問
  APs如何啟動
第五章  取指. 解碼和執(zhí)行機制
  請注意
  簡介
  啟用緩存
  指令預取器
  Pentium Pro處理器的簡要介紹
  指令流程簡介
  有序前的結束
  無序(OOO)的中間狀態(tài)
  有序后的結束(RET1和RET2階段)
  三種情況
  情況2：處理器緩存剛剛被啟用
  第3種情況：緩存啟用一段時間后
  內(nèi)存數(shù)據(jù)訪問—載入和存儲
  跳轉預測的描述
  代碼最優(yōu)化
第六章  執(zhí)行規(guī)則
  問題
  Pentium處理器的解決方案
  Pentium Pro處理器的解決方案
  復位后MTRRs寄存器的狀態(tài)
  內(nèi)存類型
  寫直達內(nèi)存類型
  寫保護內(nèi)存類型
  回寫內(nèi)存類型
  MTRRs定義的規(guī)則
  提供給總線事務的規(guī)則
  MTRRs和分頁：當事情有沖突時
  MTRRs寄存器的具體描述
第七章  處理器的緩存
  存儲器概述
  確定處理器緩存的大小和結構
  一級代碼緩存
  一級數(shù)據(jù)緩存
  數(shù)據(jù)緩存有兩個服務端口
  統(tǒng)一二級緩存
  閉鎖模式傳輸順序
  自修改代碼和自監(jiān)聽
  ECC錯誤處理
  禁用所有高速緩存的過程
  硬件第二部分總線簡介和仲裁
第八章  總線電氣特性
  簡介
  各個部分的聯(lián)系
  所有信號低有效
  迅速把信號行的狀態(tài)上拉為高
  設計
  同步總線
  設定和保持的說明
  多高為高, 多低為低?
  你看到什么之后, 你有一個時鐘周期來為它做些什么
第九章  總線基本知識
  代理
  多重個性
  單處理器和多處理器總線
  請求代理(Request Agents)
  事務段
  事務流程
  事務跟蹤
第十章  獲得總線所有權
  請求階段
  對等代理仲裁——運行中的民主
  優(yōu)先權代理仲裁——專制
  鎖定——共享資源的獲得
  阻塞新的請求——停止!我已經(jīng)滿了!
  硬件第三部分 事務段
第十一章  請求和錯誤段
  小心
  請求段
  錯誤段
第十二章  監(jiān)聽段
  與監(jiān)聽段有關的代理
  監(jiān)聽段有兩個作用
  監(jiān)聽結果信號被共享, DEFER不被共享
  監(jiān)聽段持續(xù)時間是可變的
  有監(jiān)聽中斷時間的限制嗎?
  內(nèi)存事務監(jiān)聽
  非內(nèi)存事務擁有一個監(jiān)聽段
  事務重試和延時
  如果HITM和DEFEER都被置位, 將發(fā)生什么?
  鎖定是如何改變事件的?
第十三章  響應和數(shù)據(jù)段
  關于延時事務的注意點
  響應段的目的
  響應段信號組
  響應段開始點
  響應段的結束點
  響應列表
  響應段可能完成整個事務
  數(shù)據(jù)段信號組
  五個例子情況
  數(shù)據(jù)段的等待狀態(tài)
  特殊情況——單個四字. 無等待狀態(tài)傳輸
  響應段的奇偶校驗
  硬件第四部分其他總線專題
第十四章  事務延時
  例子系統(tǒng)模型
  典型的PC服務器模型
  Pentium Pro處理器支持事務延時
第十五章  IO事務
  引言
  IO地址范圍
  數(shù)據(jù)傳輸長度
第十六章  中央代理事務
  點對點VS. 廣播式
  中斷確認事務
  特殊事務
  用于程序調(diào)試的跳轉跟蹤消息事務
第十七章  其他信號
  錯誤匯報信號
  PC兼容性信號
  診斷支持信號
  與中斷有關的信號
  處理器顯示信號
  電源供應引腳
  其他信號
  第三部分   PentiumII處理器
第十八章  Pentium 11處理器
  簡介
  單邊盒式設計
  盒子框圖
  雙重無關總線體系(DIBA)
  緩存
  緩存錯誤保護
  處理器信息
  CPUID緩存幾何信息
  快速系統(tǒng)調(diào)用指令
  處理器的內(nèi)核以及總線的頻率
  Pentium量和Pemtium Pro處理器之間的信號差別
  MMX
  16位代碼優(yōu)化
  多處理器能力
  節(jié)能模式
  電壓識別
  未被使用的管腳的處理
  測試訪問端口(TAP)
  Deschute版本的Pentium H處理器
  Slot 2
  Pentium H芯片組
  被封裝的處理器
第四部分  處理器的軟件特性
第十九  章增強指令集
  介紹
  增強的CPUID指令
  基本描述
  條件轉移(CMOV)消除跳轉
  條件FP轉移(FCMOV)刪除跳轉
  FCOMI. FCOMIP. FUCOMI和FUCOMIP
  讀性能監(jiān)視計數(shù)器(RDPMC)
  讀時間標志計數(shù)器(RDTSC)
  我的最愛———UD2
  訪問MSR
第二十章  寄存器組增強
  新寄存器
  DebugCTL, LastBranch和LasException MSR
  在早期的Pentium Pro的技術文檔中MSR沒有被定義
  在以前存在的寄存器中添加的新位
  本地APIC基址重定位
第二十一章  BIOS升級特性
  問題
  解決方案
  BIOS升級映射
  BIOS升級頭數(shù)據(jù)結構
  BIOS升級裝載器
  CPUID指令增強
  確定本次升級是否取代了以前載入的升級
  RESET對于以前裝載的升級程序的影響
  升級程序裝載必須在什么時候進行?
  多處理器系統(tǒng)的升級
第二十二章  分頁增強
  關于分頁的背景
  頁面大小擴展(PSE)特性
  物理地址擴展特征
  PAE和頁面大小擴展(PSE)
  全局頁面特性
  傳播頁面表項的改變給多個處理器
第二十三章  中斷增強
  新例外形式
  加入的APIC功能
  VM86模式擴展
  保護模式下的虛擬中斷處理
第二十四章  機器檢查體系
  機器檢查體系的作用
  Pentium處理器中的機器檢查體系
  測試是否支持機器檢查
  機器檢查例外
  機器檢查體系寄存器組
  寄存器組的初始化
  機器檢查體系錯誤格式
  外部總線錯誤解釋
第二十五章  性能監(jiān)視和時間標志
  時間標志計數(shù)器工具
  性能監(jiān)視工具
第二十六章  MMX：矩陣算術擴展
  請注意
  MMX尋址的問題
  單指令, 多數(shù)據(jù)(SIMD)
  檢測MMX的存在
  編程環(huán)境的改變
  在退出MMX程序時執(zhí)行EMMS
  MMX指令組
  Pentium Ⅱ處理器的MMX執(zhí)行單元
  第五部分  Intel Pentium Pro芯片組概述
第二十七章  450GX和KX芯片組
  處理器總線操作
  PCI總線操作
  450GX芯片組
  主要特性
  450KX芯片組
第二十八章  440FX芯片組
  處理器總線操作
  PCI總線操作
  芯片組概述
  主要特性
  PMC配置寄存器
附錄  MTRR寄存器
  簡介
  特性確定
  MTRRdefType寄存器
  固定范圍MTRR
  變范圍MTRR
  舉  例
本書簡介